【課題】現代のメモリデバイスに適応可能な、データのインターリーブされた記憶を実行するための方法および／または装置を提供する。
【解決手段】非圧縮ビデオ信号に応じて、複数の圧縮データ信号および複数のアドレス信号を供給するように構成された符号器／復号器回路５２と、（ｉ）第１の部分および第２の部分に分割され、かつ（ｉｉ）前記複数の圧縮データ信号を記憶するように構成されたメモリ５４と、（ｉ）前記符号器／復号器内に位置し、かつ（ｉｉ）前記メモリの前記第１および第２の部分間におけるアドレスロードを実質的に低減するプロトコルに従って、前記複数の圧縮データ信号が前記メモリの前記第１および第２の部分に記憶されるように、前記複数のアドレス信号を生成するように構成されたコントローラ５６と、を含む装置。 （もっと読む）

【課題】 負荷が抑制された簡易なアルゴリズムによって記憶領域の断片化を抑制するができるグラフィック演算処理チップチップを提供することを目的とする。
【解決手段】 オンチップメモリ１０４は，互いに隣接し，それぞれが同じタイプのデータ種別を有するように区分された複数のサブ領域Ｓに分割されている。サブ領域Ｓ内における各データはそれぞれ連続する順列データとして記憶されるとともに，同順列データはそれぞれが他の順列データと隣接する態様にて記憶される。そして，各サブ領域Ｓに記録されるデータは，オンチップメモリ１０４に記録されている期間であるライフサイクル値がそれぞれ異なっており，ライフサイクル値が短いデータを含むサブ領域Ｓが，ライフサイクル値が長いデータを含むサブ領域Ｓと隣接して設けられている。 （もっと読む）

【課題】固体メモリ、および部分的に埋められたページの問題を低減する固体メモリを動作させるための方法を提供する。さらに固体メモリ、および外部のキャッシュメモリの必要性を低減し、複数の入来データストリームがフラッシュ装置にプログラムされる場合、内部ページレジスタを使用する固体メモリを動作させるための方法を提供する。
【解決手段】固体メモリは、入来データが少なくとも１つのページにプログラミングされる前に入来データストリームを一時的に格納するための内部バッファを含む。内部バッファは、ある論理ユニットから別の論理ユニットへの切り替えが行われる場合、まだプログラミングされていないデータを保持する。 （もっと読む）

【課題】簡易な構成により、入力クロックに対して両エッジのタイミングで入力されるデータを、ライン等時性を実現しつつ、内部クロックに同期させるデータ処理回路、画像処理装置、及び、データ処理方法を提供すること。
【解決手段】第一のメモリ領域、及び、前記第一のメモリ領域と同一の内部アドレス空間を有する第二のメモリ領域を有する第一のメモリと、前記第一のメモリに入力されるデータのうち、第一のクロック信号に応答するデータを前記第一のメモリ領域に取り込む第一のデータ入力回路と、前記第一のメモリに入力されるデータのうち、前記第一のクロック信号の反転クロック信号である第二のクロック信号に応答するデータを、前記第二のメモリ領域に取り込む第二のデータ入力回路と、を有するデータ処理回路。 （もっと読む）

【課題】種々のグラフィックス処理を高速に行なうことができるようにする。
【解決手段】ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。画素処理ユニット１３においては、α−ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット１４においてはＺコンペア処理などを行なう。 （もっと読む）

【課題】画像処理に必要なデータ転送の帯域幅および電力低減のためのメモリ制御装置、制御方法を提供する。
【解決手段】画像の加工を行う画像処理部と、画像処理部から供給される画像を圧縮するビット圧縮部と、画像を保存する画像メモリと、ビット圧縮部の出力を前記画像メモリへ保存するために読み出しと書き込みのスケジューリングを行うメモリスケジューラと、画像メモリの出力をメモリスケジューラで読み出し、圧縮された画像を復元するビット復元部を有し、画像メモリへの書き出しまたは読み出し時に、ライン単位で前記画像メモリへのアクセス単位を変更することにより、メモリのアクセス量を減らすことができ、メモリ帯域幅の削減と電力の削減が可能である。 （もっと読む）

【課題】デバイス量を増大させることなく色データの読み出し効率を向上させることができるカラー画像処理装置および画像メモリアクセス制御方法を提供する。
【解決手段】ＣＭＹＫ画像データを同期式ＤＲＡＭ６０４に格納する際に、各色を同期式ＤＲＡＭの各バンク０−３に割り当て、１色＝１バンクとする。各色の画像データを同時にアクセスする際の活性化・プリチャージの時間を隠蔽することによって、同期式ＤＲＡＭ６０４へのアクセス効率を向上させることができる。画像編集制御部６０３は、同期式ＤＲＡＭ６０４の各バンクにＣＭＹＫの１つの色成分を割り当て、同期式ＤＲＡＭ６０４に対する各色成分の画像データの読出し／書込み制御を行う。 （もっと読む）

【課題】表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーするための技術を提供する。
【解決手段】表示用メモリ（２０６）と、上記表示用メモリへの書き込みデータを保持可能な書込みラッチ回路とを設ける。そして、コピーインストラクションに基づいて、上記表示用メモリにおけるコピー元始点アドレス、コピー元終点アドレス、及びコピー先始点アドレスを指定可能な制御部（２０１）を設ける。さらに上記表示用メモリにおけるコピー元始点アドレス及びコピー元終点アドレスによって特定されるエリアにおけるデータをライン単位で上記書込みラッチ回路に保持させ、それを上記コピー先始点アドレスによって特定されるラインから順に書き込むためのタイミング制御回路（２０３）を設ける。かかるタイミング制御により、表示用メモリの記憶情報の一部を当該表示用メモリにおける別の記憶エリアにコピーすることができる。 （もっと読む）

【課題】複数のメモリアクセス元からのプリフェッチメモリへのアクセスによる待ち状態を減らし、動画像処理の効率化を図ることができる動画像処理装置を提供する。
【解決手段】プリフェッチメモリ３５を個々にアクセス可能な４個のメモリ３８＿０〜３８＿３で構成する。復号処理部３３用のアドレス生成回路４０、復号処理部３４用のアドレス生成回路４１、プリフェッチメモリ更新制御部３６用のアドレス生成回路４２、メモリ３８＿０〜３８＿３の各々がアクセスされているか否かを示す使用／未使用フラグレジスタ４４を設ける。調停回路４３は、使用／未使用フラグレジスタ４４を参照することにより、復号処理部３３、復号処理部３４及びプリフェッチメモリ更新制御部３６によるメモリ３８＿０〜３８＿３内の同一メモリに対するアクセスが衝突しない限り、複数の並列的なメモリアクセスを可能とする。 （もっと読む）

【課題】複数の外部メモリを効率良く使用して、デコード処理又はエンコード処理の高速化を図ることができるようした動画像処理方法及び動画像処理装置を提供する。
【解決手段】復号画面データをマクロブロック・ライン毎に分割し、マクロブロック・ラインＭＢＬ０、ＭＢＬ２等、偶数マクロブロック・ラインの画像データのうち、輝度データ（縦１６画素）は外部メモリ２２Ａに格納し、色差データ（縦８画素）は外部メモリ２２Ｂに格納し、マクロブロック・ラインＭＢＬ１、ＭＢＬ３等、奇数マクロブロック・ラインの画像データのうち、輝度データは外部メモリ２２Ｂに格納し、色差データは外部メモリ２２Ａに格納し、これにより、外部メモリ２２Ａ、２２Ｂに対するアクセス量の均等化とアクセスの並行化を図る。 （もっと読む）

【課題】メモリハブがグラフィックス処理装置にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などランダムアクセスメモリへのアクセスを提供すること。
【解決手段】一実施態様において、メモリハブは２つ以上のメモリを集約することにより、メモリ帯域幅を効果的に増加することができる。別の実施態様において、メモリハブは、グラフィックス処理装置がメモリアクセスインターフェーシングオペレーションをメモリハブにオフロードすることを可能にする。 （もっと読む）

【課題】 ちらつきを抑えつつメモリの削減が可能なメモリ制御回路を実現する。
【解決手段】 本発明のメモリ制御回路は、画像信号を上位桁および下位桁データに分離するビット分離部１２と、まだ読み込まれていない上位桁データ用領域に上書きしないように記録するメモリ領域を選択する記録メモリ選択部１４と、上位桁および下位桁データを選択されたメモリ領域に書き込むメモリ書込部１６と、メモリ領域から次に出力する上位桁および下位桁データを選択し読み出す表示メモリ選択部４２と、読み出した上位桁および下位桁データを合成し出力するビット合成部４４と、画像信号を出力する画面表示部４６とを備えているので、下位桁分データのメモリを削減しつつちらつきを抑えることができる。 （もっと読む）

【課題】 色数や各色成分の有効ビット数の異なるカラーデータをバス幅を変えることなく効率よくバス転送できるようにする。
【解決手段】 画像データを、各色成分毎にバッファ領域Ｘ１〜Ｘ４に格納する。テーブル２１に、各色成分の有効データ長、バスのバス幅、及び色成分数を入力し、これに基づきバス連結モードを設定する。ステートカウンタ２３で、モードに基づいて、クロック毎に各色成分の画像データを連結するためのステート信号を生成する。モードとステート信号に基づき、バッファ領域Ｘ１〜Ｘ４から各色成分の画像データのアドレスを発生し、バッファ領域Ｘ１〜Ｘ４からデータを読み出す。連結部２８により、モードとステート信号に基づき、バッファ領域Ｘ１〜Ｘ４出力された各色成分の画像データを選択的に連結してバス４に出力する。 （もっと読む）

【課題】 画像処理において、メモリアクセスを高速化する。
【解決手段】 演算を行うためのデータを保持する記憶手段と、演算を行うＣＰＵと、記憶手段からデータを読出す制御を行う記憶制御手段とを備え、記憶制御手段は１回の演算で使用する所定数のアドレスを保持するアドレスレジスタと、アドレスレジスタが保持するアドレスに対応するデータを保持するデータレジスタと、先の演算で使用したアドレスと今回の演算で使用するアドレスが同じであるか否かを判断し、同じアドレスであれば、データレジスタから読出しを行い、異なるアドレスであれば、記憶手段からデータの読出しを行う。 （もっと読む）

【課題】 ＳＤＲＡＭ等のメモリの容量を削減する。
【解決手段】 １つの画像を水平線Ｈにより分割する。第１の部分画像の画素データと第２の部分画像の画素データとを、別々の演算手段によって同時に画像処理する。第１の部分画像の画素データを第１のメモリ領域Ａ２に格納する。第２の部分画像の画素データを第２のメモリ領域Ｂ２に格納する。第１の部分画像の画素データを画像処理して得られる第１の画像処理データは第１のメモリ領域Ａ２に格納する。第２の部分画像の最上部のラインの画素データを画像処理して得られる部分画像処理データはテンポラリ領域に一時的に格納する。最上部以外のラインの画素データを画像処理して得られる第２の画像処理データは下部メモリ領域Ｂ２２に格納する。テンポラリ領域に格納された部分画像処理データは下部メモリ領域Ｂ２２への格納動作の終了後に上部メモリ領域Ｂ２１に格納する。 （もっと読む）

【課題】 種々のグラフィックス処理を高速に行なうことができるようにする。
【解決手段】 ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。画素処理ユニット１３においては、α−ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット１４においてはＺコンペア処理などを行なう。 （もっと読む）

【課題】 ｍ個のライン遅延データを出力するためには２ポートメモリであるＦＩＦＯをｍ個カスケード接続する必要があり、ＦＩＦＯメモリ２が大型化してしまうなどの課題があった。
【解決手段】 パケット化回路１１により生成されたパケットデータのライト指令を１ポートＳＤＲＡＭ１３に出力するとともに、現在格納しているパケットデータ（ライン遅延データ）のうち、任意のライン遅延データのリード指令を１ポートＳＤＲＡＭ１３に出力する。 （もっと読む）