【課題】 転送装置から転送されてくる画像データを効率的に処理できる情報処理装置およびメモリ管理方法を提供することを目的とする。
【解決手段】 実施形態によれば、情報処理装置は、メモリと、テーブルと、変更手段と、通知手段とを有する。メモリは、複数の画像データを保持する複数のバッファ領域を有する。テーブルは、複数のバッファ領域を画像データが書き込まれる受信バッファと画像データを保持する保持バッファとに割り当てる。変更手段は、前記受信バッファに書き込まれた画像データを保持する場合、前記保持すべき画像データが書き込まれた受信バッファと保持バッファとを入れ替える。通知手段は、変更手段により受信バッファと保持バッファとを入れ替えた場合、変更後の受信バッファを示す情報を画像転送元へ通知する。 （もっと読む）

【課題】転送データの入出力処理に際してより効果的に低消費電力化を行う。
【解決手段】実施形態の情報処理装置は、記憶部上の領域を示す情報と、領域を示す情報が格納されるエントリの状態を示す状態情報とを含むデスクリプタを作成部が作成し、入出力部による状態情報に従い選択したエントリに示される領域に対するデータの書き込みおよび読み出しのうち少なくとも一方に応じて、更新部が状態情報を更新する。作成部は、デスクリプタを、記憶部に対するデータの書き込みおよび読み出しのうち少なくとも一方が開始される前に予め作成する。 （もっと読む）

【課題】メモリ上にて作成されたパケット・データの転送効率を向上させる。
【解決手段】本発明に係るデータ転送システムは、パケット・データを生成する作業領域であるメモリと、パケット・データを通信装置へ転送するＤＭＡ転送装置と、パケット・データをネットワークへ送信する通信装置とがバスで接続され、バスの最大転送データ単位でデータ転送されるデータ転送システムであって、ＤＭＡ転送装置は、メモリで生成され他装置に転送するためのパケット・データを取得し、最大転送データ単位に基づき、該パケット・データのヘッダ情報を解析することにより、ヘッダ／データ間及びデータ／フッタ間における無効データの有無を解析するパケット解析手段と、パケット・データ内の無効データを削除するとともに、ヘッダ及び該無効データに後続するデータの連結と、データ及び該無効データに後続するフッタの連結とを行う無効データ削除手段とを有する。 （もっと読む）

【課題】複数の異なるプロトコルを持つバス間で共有メモリを使用するシステムにおいて、メモリアクセスの順序保障を行うことを目的とする。
【解決手段】ＣＰＵが接続されるバスとは異なるプロトコルによって動作し、ライトＤＭＡを行うバスマスタが接続されるのと同じバスに接続される順序保障回路を備える。その順序保障回路は、ライトＤＭＡを行うバスマスタからのライトＤＭＡ終了通知割り込み信号を検出し、リードＤＭＡを行うバスマスタによるメモリからのリードＤＭＡ動作の後、ライトＤＭＡ完了通知割り込み信号を発行する。これにより、メモリアクセスの順序保障を実現する。 （もっと読む）

【課題】トランザクションの連続性を考慮してＰＣＩトランザクションを効率的にマージし、システム性能を向上させる。
【解決手段】データ転送制御装置は、予め設定される連続トランザクション数を格納する連続トランザクション数格納部と、ＰＣＩトランザクションを格納するトランザクションバッファと、ＰＣＩトランザクションが連続する回数を計数し、その計数値を記憶するトランザクション連続受信回数カウンタと、計数値が連続トランザクション数に達するまで、ＰＣＩトランザクションに対応するメモリトランザクションをマージして１つのメモリトランザクションとして保留するＰＣＩトランザクションマージ部と、計数値が連続トランザクション数に達したときに、その時点で保留されているメモリトランザクションをメモリに送り出すメモリトランザクション発行部とを有する。 （もっと読む）

【課題】転送元情報処理回路からメモリに転送されたデータを制御部が読み込んだときに、情報処理データの一部が足りない無効データを取得する回数を低減する。
【解決手段】情報処理装置１は、転送元情報処理回路１２から転送先情報処理回路１３まで情報処理データを引き渡す場合に、データを取得順に出力するＦＩＦＯ処理部６７を介して情報処理データをメモリ７０に一旦記憶させる装置であって、転送元情報処理回路が出力した情報処理データがＦＩＦＯ処理部に到達した後、ＦＩＦＯ処理部にステータスデータを出力し、さらに割込信号を発生する割込処理部１１と、ＦＩＦＯ処理部とメモリとの間でデータのＤＭＡ転送を行うＤＭＡ機能部２０２と、割込信号を受信してからステータスデータがメモリに記憶されているかを否かを判定し、記憶されているときにＤＭＡ機能部に、メモリからＦＩＦＯ処理部まで情報処理データをＤＭＡ転送させる制御部２０１とを備える。 （もっと読む）

【課題】データの転送効率を維持した状態で、データ転送に係る消費電力を低減することができるデータ処理装置およびデータ処理方法を提供する。
【解決手段】入力データを順次データバスに配置した第１の転送データを生成するデータ生成部と、第１の転送データ内において同じ種類の情報を持つ入力データの同一のビットがデータバスの同一のビットで連続して転送されるように、第１の転送データ内の入力データの位置を変更した変更データを生成する第１のデータ配置変更部と、入力データの配置が変更された変更データを順次選択して出力する第１のデータ選択部と、を具備し、順次入力された複数の入力データを、予め定められたビット数のデータバスと同じビット数の転送データに変換して順次転送する際に、１つの転送データを１つの転送単位とし、予め定められた数の転送単位を１つの変換単位として、入力データを変換単位毎に配置するデータ変換部、を備える。 （もっと読む）

【課題】比較的簡易な構成で、ＤＭＡ転送の高速化を実現するＤＭＡ装置を提供する。
【解決手段】ＤＭＡ装置は、ディスクリプタを読み出すディスクリプタ制御部と、読み出されたディスクリプタに対応するデータを転送するＤＭＡコントローラと、ディスクリプタ制御部により読み出されたディスクリプタを蓄積するバッファと、バッファに蓄積されたディスクリプタに基づいて、ミスアライン計算を行うミスアライン計算手段とを有し、ディスクリプタ制御部は、あるディスクリプタに対応するＤＭＡ転送処理が完了する前に、このディスクリプタの後続のディスクリプタを読み出す。 （もっと読む）

【課題】外部通信速度を向上できるとともに、インタフェース回路のＦＩＦＯ領域の面積をも大幅に削減できるシステムＬＳＩを提供する。
【解決手段】データ送信時にはワークＲＡＭ１から送信データをＣＰＵを介さずに直接読み出してＦＩＦＯ領域８に書き込み、データ受信時にはＦＩＦＯ領域８から受信データをＣＰＵを介さずに直接読み出してワークＲＡＭ１に直接書き込むメモリアクセス回路２と、データ送信時にはＦＩＦＯ領域８に書き込まれた送信データを外部に送信し、データ受信時には外部から受信した受信データをＦＩＦＯ領域８に書き込むインタフェースコントローラ３とを有するインタフェース回路９とを備え、インタフェースコントローラ３が外部と送受信中であっても、メモリアクセス回路２は、ワークＲＡＭ１とＦＩＦＯ領域８との間のデータ転送を並行して実行する。 （もっと読む）

【課題】データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置を提供すること。
【解決手段】データ転送制御装置４００は、転送制御部４０１で受信された画像データを記憶するデータ記憶部４０２と、設定部２００によって設定されたデータ処理の内容に従って、データ記憶部４０２に記憶された前記画像データに対して演算を施すデータ演算部４０３２と、データ演算部４０３２で演算された画像データを転送制御部４０４に出力するように制御するか、データ記憶部４０２に帰還させるように制御する内部制御部４０３３とを備える。データ記憶部４０２に画像データが帰還された場合、データ演算部４０３２は、データ記憶部４０２に帰還された画像データに対してさらに演算を施す。 （もっと読む）

【課題】通信用のデータバッファに記憶容量の無駄を生じ難く、通信データのバストラフィックを低減可能とする。
【解決手段】、複数の通信チャネルを有する通信回路を内部バスにインタフェースするのに通信用ブリッジ回路を採用し、通信用ブリッジ回路には通信チャネルに一対一対応する通信チャネルバッファ領域が割り当てられるバッファメモリを採用し、バッファメモリは一方においてバスインタフェース回路を介して内部バスにインタフェースされ、他方において通信チャネルインタフェース回路を介して通信回路にインタフェースされる。通信チャネルインタフェース回路は、内部バス経由でレジスタ回路に設定された通信チャネルバッファ領域の定義情報に基づいて、通信チャネルバッファ領域から対応する通信チャネルに与える送信データを読み出し且つ通信チャネルから与えられる受信データを対応する通信チャネルバッファ領域に書き込む制御を行う。 （もっと読む）

【課題】ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあった場合の性能低下を防ぐ。
【解決手段】集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 （もっと読む）

【課題】データ転送中の任意のデータ間でコマンドに応じた処理を実行可能なデータ処理装置及びその方法を提供する。
【解決手段】それぞれが処理部を有する複数の処理ブロックが共通バスによって直列に接続された画像処理装置における当該複数の処理ブロックのそれぞれは、共通バスを介して当該処理ブロックに入力されたデータを用いた画像処理を、当該処理ブロックの処理部により行ない、共通バスを介して当該処理ブロックに入力されたコマンドに応じた処理を、当該処理ブロックの処理部に対して行ない、共通バスを介して第１の処理ブロックに入力される第１のコマンドについて、当該第１のコマンドの前に第１の処理ブロックへ入力されたデータに基づくデータ処理によるデータ出力が完了するまで、第１の処理ブロックから当該第１のコマンドを出力することを遅延させる。 （もっと読む）

【課題】データの転送元領域と転送先領域とが重なった場合において、バースト転送機能を用いて転送を行った場合であっても、データ破壊の発生を防止することを目的とする。
【解決手段】転送元領域から読み出したデータをバッファ領域へ一旦書き込み、バッファ領域に書き込まれたデータを転送先領域へ書き込む。この際、データの書き込みを完了したバッファ領域におけるアドレス値と、データを読み出そうとしているバッファ領域におけるアドレス値との大小関係に基づき、バッファ領域からのデータ読み出しを制御する。 （もっと読む）

【課題】定周期通信においてＤＭＡ転送を早く完了できるようにすることを目的とする。
【解決手段】ブロックサイズ設定部２２２は、複数のブロックサイズを大きい順に設定する。データ通信部２１０は、周期データ１１０を受信し終わるまで、受信したデータを周期データ１１０の部分データとしてバッファ２１１に記憶する。転送制御回路２２３は、データ通信部２１０が通信を始めたときから一つ目のブロックサイズだけ部分データを受信するために要する通信時間が経過したときに、バッファ２１１に記憶されている部分データを一つ目のブロックデータとしてメモリ２３０に転送する。さらに、転送制御回路２２３は、一つ前のブロックデータの転送を始めたときから一つ前のブロックサイズだけ部分データを転送するために要する転送時間が経過したときに、バッファ２１１に記憶されている部分データを新たなブロックデータとしてメモリ２３０に転送する。 （もっと読む）

【課題】、ＤＭＡ実行中の転送元および転送領域へのメモリアクセスによる誤動作継続防止を目的とする。
【解決手段】同一のシステムバスを用いて、ＤＭＡおよびメモリアクセスの転送制御を行うＤＭＡコントローラであって、ＤＭＡにおける転送元のアドレス範囲、およびＤＭＡにおける転送先のアドレス範囲が格納される各レジスタ２２〜２５と、メモリアクセスにおけるデータ転送を行うためのアドレスが、システムバス上に指定されると、指定されたアドレスが、ＤＭＡの転送元のアドレス範囲内、もしくはＤＭＡの転送先のアドレス範囲内のアドレスである場合、メモリアクセスにおけるデータは、不正アクセスである旨の不正アクセス警告信号を出力する不正アクセス検出回路１と、を有することを特徴とする。 （もっと読む）

【課題】マルチプロセッサをパイプライン化しつつ低コスト／高性能なプロセッサ間データ転送を実現すること。
【解決手段】Ｓｕｂ-ＣＰＵはコマンドにコマンド作成に用いたデータのアドレスとコマンドがメモリ内のものか否かのＩＤを含むデータを出力する。ＤＭＡ付ＦＩＦＯでは、入力データ制御部７０１は上流Ｓｕｂ-ＣＰＵから入力されたデータのＩＤ解析によりコマンドがメモリ内のものと判断すると該データからアドレスを削除し、コマンドがメモリ内のものでないと判断すると該データからコマンドを削除し、メモリにＤＭＡ転送する。また出力制御部７０５はＦＩＦＯ７０７が空くとメモリから上記データをＤＭＡ取得し、該データ内のＩＤ解析により該データがコマンドを含むと判断すると該データ内のコマンドをＦＩＦＯ７０７に出力し、アドレスを含むと判断すると該データ内のアドレスを用いてコマンドをメモリからＤＭＡ取得してＦＩＦＯ７０７に出力する。 （もっと読む）

【課題】効率的にデータを読み出す。
【解決手段】割り当てられた記憶装置５０の記憶領域に記憶されたデータを使用する工程の前かつ当該データの読み出し位置を示すアドレスを生成して出力する工程の後にデータ読み出しのための待ち時間に応じたＮＯＰ工程が配置されたパイプライン処理を各々が行う複数の画像処理部１０を備え、画像処理部１０の各々に対応させて、中間バッファ３２、アドレスバッファ３４、アドレスバッファ３４に書き込まれたアドレスを順に読み出して記憶装置５０からデータを読み出し中間バッファ３２に書き込むＤＭＡ制御部３３、及び画像処理部１０から出力されたアドレスをアドレスバッファ３４に書き込むと共に中間バッファ３２に書き込まれたデータを画像処理部１０に転送する画像処理部Ｉ／Ｆ３１を設ける。更に、各ＤＭＡ制御部３３に対して記憶装置５０に対するアクセス権を排他的に付与する排他制御部４０を設ける。 （もっと読む）

【課題】 コンピュータ環境における処理を容易にするためのコンピュータ・プログラム製品、コンピュータ・システム、及び方法を提供する。
【解決手段】 リモート・ダイレクト・メモリ・アクセス（ＲＤＭＡ）書き込み操作又はメモリに書き込む送信操作のような操作を実行する要求が、送信入力／出力（Ｉ／Ｏ）アダプタ（例えば、ＲＤＭＡ可能なアダプタ）から、受信Ｉ／Ｏアダプタに送られる。受信Ｉ／Ｏアダプタは、要求を受信し、操作の実行を開始するが、操作についての肯定応答の送信を遅延させる。送信Ｉ／Ｏアダプタに対してトランスペアレントな受信Ｉ／Ｏアダプタが開始し実行する読み取り操作により決定されるように、肯定応答は、操作が完了するまで（即ち、メモリが更新され、データがリモート・プロセッサに見えるようになるまで）遅延される。 （もっと読む）

【課題】データ処理装置におけるＤＭＡＣを利用したＤＭＡ転送による転送効率を向上させ、且つシステム全体の転送効率を向上させる。
【解決手段】データ処理装置（１００）は記憶装置（２００）と回路モジュール（ＩＰ１〜ＩＰｍ）の間のデータ転送を制御する転送制御装置（４）を有し、転送制御装置はデータ転送に係るデータを一時的に格納するデータバッファ部（４２）と、個別に転送制御条件が設定される複数のデータ転送制御チャネル（４４＿１〜４４＿ｎ）とデータ転送制御部（４１）を有する。データ転送制御チャネルは回路モジュールからのデータ転送要求に応答して回路モジュールとデータバッファ部の間のデータ転送を制御すると共に、データバッファ部と記憶装置の間のデータ転送を要求し、データ転送制御部はデータ転送制御チャネルからの要求に応答して、データバッファ部と記憶装置の間のデータ転送を制御する。 （もっと読む）