集積装置、および、制御方法
【課題】ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあった場合の性能低下を防ぐ。
【解決手段】集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。
【解決手段】集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積装置、および、制御方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）とキャッシュとに関する技術の一例が特許文献１に記載されている。特許文献１の技術は、ＤＲＡＭを２重化し、それぞれにキャッシュメモリを設けている。また、この技術は、一方のＤＲＡＭに対して書き込み／読み出しの通常動作を可能とし、他方のＤＲＡＭに対してリフレッシュ動作を指示するような時間割り当て制御を交互に行っている。さらに、この技術は、リフレッシュ動作から通常動作に移行する前の一定期間において、書き込みが指示された時には、一方のＤＲＡＭ、および、他方のＤＲＡＭに対応するキャッシュメモリに対して書き込みを行う。そして、この技術は、リフレッシュ期間におけるリフレッシュ動作の合間にそのキャッシュ内のデータを他方のＤＲＡＭに対して書き込む制御を行っている。
【０００３】
また、ＤＲＡＭとＤＭＡ（Direct Memory Access）とに関する技術の一例が特許文献２に記載されている。特許文献２の技術は、ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあると、ＣＰＵ（Central Processing Unit）がＤＲＡＭにリフレッシュ動作を停止させてからＤＭＡデータをＤＲＡＭに書き込む制御を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９７０８２号公報
【特許文献２】特開２００８−１７６６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１記載の技術は、ＤＲＡＭ、キャッシュに関する技術を含むが、ＤＭＡに関する技術を含んでいない。したがって、この技術は、ＤＲＡＭのリフレッシュ中にＤＭＡのデータをどのように高性能に処理するかの技術が開示されていないという問題をもっている。
【０００６】
また、特許文献２記載の技術は、ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあると、リフレッシュを停止させてからＤＭＡデータをメモリに書き込むので、時間を要し、性能が低下するという問題をもっている。
【０００７】
本発明の目的は、上記問題を解決する集積装置、および、制御方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。
【０００９】
本発明の制御方法は、セルフリフレッシュ中はＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行う。
【発明の効果】
【００１０】
本発明は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の構成を示すブロック図である。
【００１２】
【図２】第１の実施の形態の動作を示すフローチャートである。
【図３】第２の実施の形態の構成を示すブロック図である。
【図４】第２の実施の形態の動作を示すフローチャートである。
【図５】第３の実施の形態の構成を示すブロック図である。
【図６】第３の実施の形態の動作を示すフローチャートである。
【図７】第４の実施の形態の構成を示すブロック図である。
【図８】第４の実施の形態の動作を示すフローチャートである。
【図９】第４の実施の形態の動作を示すタームチャートである。
【発明を実施するための形態】
【００１３】
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、第１の実施の形態の構成を示すブロック図である。
【００１４】
図１を参照すると、第１の実施の形態の集積装置１０１は、キャッシュ２００、および、メモリ制御部３００を含む。キャッシュ２００は、バスと接続される。キャッシュ２００は、ライトバック方式である。キャッシュ２００は、書き込みがあった場合、内部に空きがある時は、内部にデータを保持し、メモリへの書き込みは行わない。たとえば、キャッシュ２００は、内部が満杯になった場合にアクセス頻度の少ないデータから、メモリへデータの書き戻しを行う。
【００１５】
メモリ制御部３００は、外部装置（たとえば、ＣＰＵ（Central Processing Unit）、制御装置等）からリフレッシュ指示情報を入力する。また、メモリ制御部３００は、リフレッシュを必要とするメモリ（たとえば、ＤＲＡＭ、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory等）に接続される。また、メモリ制御部３００は、ＤＭＡ制御部４００からＤＭＡ転送開始情報を入力する。
【００１６】
次に、第１の実施の形態の動作について図面を参照して説明する。図２は、第１の実施の形態の動作を示すフローチャートである。
【００１７】
メモリ制御部３００は、外部装置からのリフレッシュ指示情報を検出すると（図２ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。これにより、メモリは、セルフリフレッシュを実行する。次に、メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュの解除を指示するセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００１８】
また、キャッシュ２００は、バスにメモリへのＤＭＡデータ書き込み要求を検出すると、バス上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。キャッシュ２００は、メモリがセルフリフレッシュ中であれば、必ず、ＤＭＡデータを受け取り、内部に格納する。
【００１９】
これを実現するため、たとえば、キャッシュ２００は、外部装置からリフレッシュ指示情報が出力される前に、メモリへの書き戻し指示情報を受け取り、格納しているデータをメモリ制御部３００を介してメモリに書き込む。あるいは、たとえば、キャッシュ２００は、ＤＭＡデータ専用領域を備える。
【００２０】
キャッシュ２００は、ライトバック方式なので、後に、キャッシュ２００内のＤＭＡデータを、メモリ制御部３００を介して、メモリに書き戻す。
【００２１】
次に、第１の実施の形態の効果について説明する。
【００２２】
第１の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、転送されてきたＤＭＡデータを必ず（すなわち、消失させずに）受け取り内部に格納する。したがって、第１の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００２３】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。図３は、第２の実施の形態の構成を示すブロック図である。
【００２４】
図３を参照すると、第２の実施の形態の集積装置１０２は、第１の実施の形態に、ＤＭＡ制御部４００を追加したものである。ＤＭＡ制御部４００は、バス、キャッシュ２００、および、周辺制御部（周辺装置を制御する機能をもつ）と接続される。
【００２５】
次に、第２の実施の形態の動作について図面を参照して説明する。図４は、第２の実施の形態の動作を示すフローチャートである。
【００２６】
メモリ制御部３００は、外部装置からのリフレッシュ指示情報を検出すると（図４ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。これにより、メモリは、セルフリフレッシュを実行する。
【００２７】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取り、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。
【００２８】
メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００２９】
さらに、ＤＭＡ制御部４００は、バス上にメモリへのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。
【００３０】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。
【００３１】
次に、第２の実施の形態の効果について説明する。
【００３２】
第２の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、転送されてきたＤＭＡデータを必ず受け取り内部に格納する。したがって、第２の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００３３】
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。図５は、第３の実施の形態の構成を示すブロック図である。
【００３４】
図５を参照すると、第３の実施の形態の集積装置１０３は、第２の実施の形態に、ＣＰＵ５００（第１、第２の実施の形態の外部装置の１種）、バス６００を追加したものである。ＣＰＵ５００は、バス６００に接続され、メモリに対するリード、ライト要求を出力する。
【００３５】
次に、第３の実施の形態の動作について図面を参照して説明する。図６は、第３の実施の形態の動作を示すフローチャートである。
【００３６】
ＣＰＵ５００は、省電力モードの条件が成立するかどうかを調べる（図６ステップＳ５１）。たとえば、昼の間ユーザからのアクセスが多い時間帯では、１時間おきに省電力モード判定プログラムが実行される。
【００３７】
省電力モード判定プログラムは、ＣＰＵ５００にアクセスがないことを検出すると省電力モードの条件が成立したとする。省電力モード判定プログラムは、ＣＰＵ５００にアクセスがあると、省電力モードの条件が成立しないとする。また、深夜のように、ＣＰＵ５００にアクセスがほとんどない場合、たとえば、１０分おきに省電力モード判定プログラムが実行される。
【００３８】
省電力モードの条件が成立すると（ステップＳ５１／ＹＥＳ）、ＣＰＵ５００は、キャッシュ２００内部のデータのメモリへの書き戻し指示情報をキャッシュ２００に出力する（ステップＳ５２）。キャッシュ２００は、ＣＰＵ５００からのメモリへの書き戻し指示情報にしたがって、格納している内部のデータをメモリに書き戻す要求、および、内部のデータをメモリ制御部３００に出力する（ステップＳ２１）。
【００３９】
メモリ制御部３００は、キャッシュ２００の内部のデータをメモリに書き戻す要求、および、キャッシュ２００の内部のデータを受け取ると、データをメモリに書き戻す（ステップＳ３１）。また、ＣＰＵ５００は、自身がバスマスタから抜けることを示すバスマスタ放棄信号５２０をＤＭＡ制御部４００に出力する（ステップＳ５３）。
【００４０】
また、メモリ制御部３００は、ＣＰＵ５００に対するメモリアクティブ信号３１０をオフにする（ステップＳ３２）。メモリアクティブ信号３１０がオンであると、メモリが、ＣＰＵ５００からの読み出し、書き込み要求を受け付け可能である。ＣＰＵ５００は、メモリ制御部３００に対するスタンバイ信号５１０をオンにする（ステップＳ５４）。
【００４１】
スタンバイ信号５１０がオンであると、ＣＰＵ５００はメモリに対する読み出し、書き込み要求を出さない。メモリ制御部３００は、ＣＰＵ５００からのスタンバイ信号５１０がオンであることを検出すると（ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。
【００４２】
メモリは、セルフリフレッシュコマンドにしたがいセルフリフレッシュを実行する。すなわち、「スタンバイ信号５１０のオン」は、第１、第２の実施の形態のリフレッシュ指示情報の１種である。
【００４３】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取ると、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００４４】
さらに、ＤＭＡ制御部４００は、バス６００上にメモリへのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス６００上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。
【００４５】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。メモリ制御部３００は、メモリが安定する一定時間がたってからＣＰＵ５００へのメモリアクティブ信号３１０をオンにし（ステップＳ３７）、メモリに対する読み出し、書き込み要求を受け付け可能であることを示す。ＣＰＵ５００は、スタンバイ信号５１０をオフにする（ステップＳ５５）。
【００４６】
また、第３の実施の形態をＳＯＣ（System On Chip）で構成することが可能である。
【００４７】
次に、第３の実施の形態の効果について説明する。
【００４８】
第３の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、ＤＭＡデータを必ず受け取り、内部に格納する。したがって、第２の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００４９】
また、第３の実施の形態においては、ＣＰＵ５００が省電力モードに入ると、メモリのセルフリフレッシュが実施される。したがって、ＣＰＵ５００のメモリアクセス頻度の低い期間に、メモリのセルフリフレッシュが実施されるので、第３の実施の形態は、効率がよいという効果をもつ。
【００５０】
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。図７は、第４の実施の形態の構成を示すブロック図である。
【００５１】
図７を参照すると、第４の実施の形態の集積装置１０４は、第３の実施の形態に、メモリ部７００を追加したものである。メモリ部７００は、たとえば、ＤＲＡＭである。メモリ部７００は、メモリ制御部３００に接続される。
【００５２】
次に、第４の実施の形態の動作について図面を参照して説明する。図８は、第４の実施の形態の動作を示すフローチャートである。省略された部分は、第３の実施の形態の図６と同一である。以下、図６、図８を参照して説明する。
【００５３】
ＣＰＵ５００は、省電力モードの条件が成立するかどうかを調べる（図６ステップＳ５１）。省電力モードの条件が成立すると（ステップＳ５１／ＹＥＳ）、ＣＰＵ５００は、キャッシュ２００内部のデータのメモリ部７００への書き戻し指示情報をキャッシュ２００に出力する（ステップＳ５２）。
【００５４】
キャッシュ２００は、ＣＰＵ５００からのメモリ部７００への書き戻し指示情報にしたがって、格納している内部のデータをメモリ部７００に書き戻す要求、および、内部のデータをメモリ制御部３００に出力する（ステップＳ２１）。
【００５５】
メモリ制御部３００は、キャッシュ２００の内部のデータをメモリ部７００に書き戻す要求、および、キャッシュ２００の内部のデータを受け取ると、データをメモリ部７００に書き戻す（図８ステップＳ３１）。すなわち、キャッシュ２００は、メモリ部７００に書き込みコマンド、およびデータを出力する。メモリ部７００は、書き込みコマンドにしたがい、キャッシュ２００からのデータを格納する（ステップＳ６１）。
【００５６】
また、ＣＰＵ５００は、自身がバスマスタから抜けることを示すバスマスタ放棄信号５２０をＤＭＡ制御部４００に出力する（ステップＳ５３）。
【００５７】
また、メモリ制御部３００は、ＣＰＵ５００に対するメモリアクティブ信号３１０をオフにする（ステップＳ３２）。メモリアクティブ信号３１０のオフは、メモリ部７００が、ＣＰＵ５００からの読み出し、書き込み要求を受け付け不可能であることを示す。ＣＰＵ５００は、メモリ制御部３００に対するスタンバイ信号５１０をオンにする（ステップＳ５４）。
【００５８】
スタンバイ信号５１０がオンであると、ＣＰＵ５００はメモリ部７００に対する読み出し、書き込み要求を出さない。メモリ制御部３００は、ＣＰＵ５００からのスタンバイ信号５１０がオンであることを検出すると（ステップＳ３３／ＹＥＳ）、メモリ部７００に対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。
【００５９】
メモリ部７００は、セルフリフレッシュコマンドにしたがいセルフリフレッシュを実行する（ステップＳ６２）。
【００６０】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取ると、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリ部７００に対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリ部７００は、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００６１】
さらに、ＤＭＡ制御部４００は、バス６００上にメモリ部７００へのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス６００上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。メモリ部７００は、セルフリフレッシュ解除コマンドにしたがってセルフリフレッシュを終了する（ステップＳ６３）。
【００６２】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。メモリ制御部３００は、メモリ部７００が安定する一定時間がたってからＣＰＵ５００へのメモリアクティブ信号３１０をオンにし（ステップＳ３７）、メモリ部７００に対する読み出し、書き込み要求を受け付け可能であることを示す。ＣＰＵ５００は、スタンバイ信号５１０をオフにする（ステップＳ５５）。
【００６３】
次に、第４の実施の形態の動作についてタイムチャートを参照して説明する。図９は、第４の実施の形態の動作を示すタームチャートである。
【００６４】
図９を参照すると、メモリ制御部３００が、セルフリフレッシュコマンドを出力すると（図９クロックｔ）、メモリ部７００は、セルフリフレッシュを実行する（クロックｔ〜ｔ＋５）。メモリ制御部３００は、ＤＭＡ転送制御部４００からのＤＭＡ転送開始情報を検出すると（クロックｔ＋４）、セルフリフレッシュ解除コマンドを出力する（クロックｔ＋５）。
【００６５】
メモリ部７００は、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する（クロックｔ＋６）。また、メモリ制御部３００は、一定時間後に、メモリアクティブ信号３１０をオンにする。メモリ制御部３００は、ＤＭＡ転送開始情報を検出しないと、セルフリフレッシュ解除コマンドを出力しないので、メモリ部７００は、セルフリフレッシュを、クロックｔ＋６以降も続行する。
【００６６】
次に、第４の実施の形態の効果について説明する。
【００６７】
第４の実施の形態においては、メモリ部７００がセルフリフレッシュ中であっても、キャッシュ２００が、ＤＭＡデータを必ず受け取り、内部に格納する。したがって、第２の実施の形態は、メモリ部７００がリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００６８】
また、第４の実施の形態においては、ＣＰＵ５００が省電力モードに入ると、メモリ部７００のセルフリフレッシュが実施される。したがって、ＣＰＵ５００のメモリ部７００へのアクセス頻度の低い期間に、メモリ部７００のセルフリフレッシュが実施されるので、第４の実施の形態は、効率がよいという効果をもつ。
【００６９】
上記の実施の形態の一部、または、全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００７０】
［付記１］
セルフリフレッシュ中は、ＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部と、
を含むことを特徴とする集積装置。
【００７１】
［付記２］
外部装置からのリフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力する前記メモリ制御部と、
前記メモリがセルフリフレッシュ中、バス上に転送されてきたＤＭＡデータを消失させずに受け取り内部に格納し、後に、前記ＤＭＡデータを、前記メモリ制御部を介して、前記メモリに書き戻す前記キャッシュと、
を含むことを特徴とする付記１の集積装置。
【００７２】
［付記３］
前記メモリ制御部に対してＤＭＡ転送開始情報を出力し、前記バス上に前記ＤＭＡデータを出力するＤＭＡ制御部を含むことを特徴とする付記２の集積装置。
【００７３】
［付記４］
前記外部装置としてＣＰＵを含むことを特徴とする付記３の集積装置。
【００７４】
［付記５］
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し次にスタンバイ信号をオンにする前記ＣＰＵと、
前記メモリへの前記書き戻し指示情報にしたがって、格納している内部のデータを前記メモリに書き戻す要求、および、前記内部のデータを前記メモリ制御部に出力する前記キャッシュと、
前記メモリに書き戻す要求、および、前記内部のデータを受け取ると、前記内部のデータを前記メモリに書き戻し、スタンバイ信号のオンをリフレッシュ指示情報の検出とし、前記メモリに対し前記セルフリフレッシュコマンドを出力する前記メモリ制御部と、
を含むことを特徴とする付記４の集積装置。
【００７５】
［付記６］
前記内部のデータを前記メモリに書き戻した後、前記ＣＰＵへのメモリアクティブ信号をオフにする前記メモリ制御部を含むことを特徴とする付記５の集積装置。
【００７６】
［付記７］
セルフリフレッシュ解除コマンドを前記メモリに出力した後、前記メモリが安定する一定時間がたってから前記メモリアクティブ信号をオンにする前記メモリ制御部を含むことを特徴とする付記６の集積装置。
【００７７】
［付記８］
前記セルフリフレッシュコマンドにしたがいセルリフレッシュを行う前記メモリを含むことを特徴とする付記７の集積装置。
【００７８】
［付記９］
セルフリフレッシュ中は、ＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うことを特徴とする制御方法。
【００７９】
［付記１０］
リフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力し、
前記メモリがセルフリフレッシュ中、バス上のＤＭＡデータを消失させずに受け取り前記キャッシュの内部に格納し、後に、前記ＤＭＡデータを、前記メモリに書き戻すことを特徴とする付記９の制御方法。
【００８０】
［付記１１］
前記バス上に前記ＤＭＡデータを出力することを特徴とする付記１０の制御方法。
【００８１】
［付記１２］
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し、
前記キャッシュに、前記メモリへの前記書き戻し指示情報にしたがって前記内部のデータを前記メモリに向けて出力させることを特徴とする付記１１の制御方法。
【符号の説明】
【００８２】
１０１ 集積装置
１０２ 集積装置
１０３ 集積装置
１０４ 集積装置
２００ キャッシュ
３００ メモリ制御部
３１０ メモリアクティブ信号
４００ ＤＭＡ制御部
５００ ＣＰＵ
５１０ スタンバイ信号
５２０ バスマスタ放棄信号
６００ バス
７００ メモリ部
【技術分野】
【０００１】
本発明は、集積装置、および、制御方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）とキャッシュとに関する技術の一例が特許文献１に記載されている。特許文献１の技術は、ＤＲＡＭを２重化し、それぞれにキャッシュメモリを設けている。また、この技術は、一方のＤＲＡＭに対して書き込み／読み出しの通常動作を可能とし、他方のＤＲＡＭに対してリフレッシュ動作を指示するような時間割り当て制御を交互に行っている。さらに、この技術は、リフレッシュ動作から通常動作に移行する前の一定期間において、書き込みが指示された時には、一方のＤＲＡＭ、および、他方のＤＲＡＭに対応するキャッシュメモリに対して書き込みを行う。そして、この技術は、リフレッシュ期間におけるリフレッシュ動作の合間にそのキャッシュ内のデータを他方のＤＲＡＭに対して書き込む制御を行っている。
【０００３】
また、ＤＲＡＭとＤＭＡ（Direct Memory Access）とに関する技術の一例が特許文献２に記載されている。特許文献２の技術は、ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあると、ＣＰＵ（Central Processing Unit）がＤＲＡＭにリフレッシュ動作を停止させてからＤＭＡデータをＤＲＡＭに書き込む制御を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９７０８２号公報
【特許文献２】特開２００８−１７６６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１記載の技術は、ＤＲＡＭ、キャッシュに関する技術を含むが、ＤＭＡに関する技術を含んでいない。したがって、この技術は、ＤＲＡＭのリフレッシュ中にＤＭＡのデータをどのように高性能に処理するかの技術が開示されていないという問題をもっている。
【０００６】
また、特許文献２記載の技術は、ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあると、リフレッシュを停止させてからＤＭＡデータをメモリに書き込むので、時間を要し、性能が低下するという問題をもっている。
【０００７】
本発明の目的は、上記問題を解決する集積装置、および、制御方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。
【０００９】
本発明の制御方法は、セルフリフレッシュ中はＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行う。
【発明の効果】
【００１０】
本発明は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の構成を示すブロック図である。
【００１２】
【図２】第１の実施の形態の動作を示すフローチャートである。
【図３】第２の実施の形態の構成を示すブロック図である。
【図４】第２の実施の形態の動作を示すフローチャートである。
【図５】第３の実施の形態の構成を示すブロック図である。
【図６】第３の実施の形態の動作を示すフローチャートである。
【図７】第４の実施の形態の構成を示すブロック図である。
【図８】第４の実施の形態の動作を示すフローチャートである。
【図９】第４の実施の形態の動作を示すタームチャートである。
【発明を実施するための形態】
【００１３】
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、第１の実施の形態の構成を示すブロック図である。
【００１４】
図１を参照すると、第１の実施の形態の集積装置１０１は、キャッシュ２００、および、メモリ制御部３００を含む。キャッシュ２００は、バスと接続される。キャッシュ２００は、ライトバック方式である。キャッシュ２００は、書き込みがあった場合、内部に空きがある時は、内部にデータを保持し、メモリへの書き込みは行わない。たとえば、キャッシュ２００は、内部が満杯になった場合にアクセス頻度の少ないデータから、メモリへデータの書き戻しを行う。
【００１５】
メモリ制御部３００は、外部装置（たとえば、ＣＰＵ（Central Processing Unit）、制御装置等）からリフレッシュ指示情報を入力する。また、メモリ制御部３００は、リフレッシュを必要とするメモリ（たとえば、ＤＲＡＭ、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory等）に接続される。また、メモリ制御部３００は、ＤＭＡ制御部４００からＤＭＡ転送開始情報を入力する。
【００１６】
次に、第１の実施の形態の動作について図面を参照して説明する。図２は、第１の実施の形態の動作を示すフローチャートである。
【００１７】
メモリ制御部３００は、外部装置からのリフレッシュ指示情報を検出すると（図２ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。これにより、メモリは、セルフリフレッシュを実行する。次に、メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュの解除を指示するセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００１８】
また、キャッシュ２００は、バスにメモリへのＤＭＡデータ書き込み要求を検出すると、バス上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。キャッシュ２００は、メモリがセルフリフレッシュ中であれば、必ず、ＤＭＡデータを受け取り、内部に格納する。
【００１９】
これを実現するため、たとえば、キャッシュ２００は、外部装置からリフレッシュ指示情報が出力される前に、メモリへの書き戻し指示情報を受け取り、格納しているデータをメモリ制御部３００を介してメモリに書き込む。あるいは、たとえば、キャッシュ２００は、ＤＭＡデータ専用領域を備える。
【００２０】
キャッシュ２００は、ライトバック方式なので、後に、キャッシュ２００内のＤＭＡデータを、メモリ制御部３００を介して、メモリに書き戻す。
【００２１】
次に、第１の実施の形態の効果について説明する。
【００２２】
第１の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、転送されてきたＤＭＡデータを必ず（すなわち、消失させずに）受け取り内部に格納する。したがって、第１の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００２３】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。図３は、第２の実施の形態の構成を示すブロック図である。
【００２４】
図３を参照すると、第２の実施の形態の集積装置１０２は、第１の実施の形態に、ＤＭＡ制御部４００を追加したものである。ＤＭＡ制御部４００は、バス、キャッシュ２００、および、周辺制御部（周辺装置を制御する機能をもつ）と接続される。
【００２５】
次に、第２の実施の形態の動作について図面を参照して説明する。図４は、第２の実施の形態の動作を示すフローチャートである。
【００２６】
メモリ制御部３００は、外部装置からのリフレッシュ指示情報を検出すると（図４ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。これにより、メモリは、セルフリフレッシュを実行する。
【００２７】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取り、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。
【００２８】
メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００２９】
さらに、ＤＭＡ制御部４００は、バス上にメモリへのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。
【００３０】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。
【００３１】
次に、第２の実施の形態の効果について説明する。
【００３２】
第２の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、転送されてきたＤＭＡデータを必ず受け取り内部に格納する。したがって、第２の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００３３】
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。図５は、第３の実施の形態の構成を示すブロック図である。
【００３４】
図５を参照すると、第３の実施の形態の集積装置１０３は、第２の実施の形態に、ＣＰＵ５００（第１、第２の実施の形態の外部装置の１種）、バス６００を追加したものである。ＣＰＵ５００は、バス６００に接続され、メモリに対するリード、ライト要求を出力する。
【００３５】
次に、第３の実施の形態の動作について図面を参照して説明する。図６は、第３の実施の形態の動作を示すフローチャートである。
【００３６】
ＣＰＵ５００は、省電力モードの条件が成立するかどうかを調べる（図６ステップＳ５１）。たとえば、昼の間ユーザからのアクセスが多い時間帯では、１時間おきに省電力モード判定プログラムが実行される。
【００３７】
省電力モード判定プログラムは、ＣＰＵ５００にアクセスがないことを検出すると省電力モードの条件が成立したとする。省電力モード判定プログラムは、ＣＰＵ５００にアクセスがあると、省電力モードの条件が成立しないとする。また、深夜のように、ＣＰＵ５００にアクセスがほとんどない場合、たとえば、１０分おきに省電力モード判定プログラムが実行される。
【００３８】
省電力モードの条件が成立すると（ステップＳ５１／ＹＥＳ）、ＣＰＵ５００は、キャッシュ２００内部のデータのメモリへの書き戻し指示情報をキャッシュ２００に出力する（ステップＳ５２）。キャッシュ２００は、ＣＰＵ５００からのメモリへの書き戻し指示情報にしたがって、格納している内部のデータをメモリに書き戻す要求、および、内部のデータをメモリ制御部３００に出力する（ステップＳ２１）。
【００３９】
メモリ制御部３００は、キャッシュ２００の内部のデータをメモリに書き戻す要求、および、キャッシュ２００の内部のデータを受け取ると、データをメモリに書き戻す（ステップＳ３１）。また、ＣＰＵ５００は、自身がバスマスタから抜けることを示すバスマスタ放棄信号５２０をＤＭＡ制御部４００に出力する（ステップＳ５３）。
【００４０】
また、メモリ制御部３００は、ＣＰＵ５００に対するメモリアクティブ信号３１０をオフにする（ステップＳ３２）。メモリアクティブ信号３１０がオンであると、メモリが、ＣＰＵ５００からの読み出し、書き込み要求を受け付け可能である。ＣＰＵ５００は、メモリ制御部３００に対するスタンバイ信号５１０をオンにする（ステップＳ５４）。
【００４１】
スタンバイ信号５１０がオンであると、ＣＰＵ５００はメモリに対する読み出し、書き込み要求を出さない。メモリ制御部３００は、ＣＰＵ５００からのスタンバイ信号５１０がオンであることを検出すると（ステップＳ３３／ＹＥＳ）、メモリに対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。
【００４２】
メモリは、セルフリフレッシュコマンドにしたがいセルフリフレッシュを実行する。すなわち、「スタンバイ信号５１０のオン」は、第１、第２の実施の形態のリフレッシュ指示情報の１種である。
【００４３】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取ると、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリに対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリは、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００４４】
さらに、ＤＭＡ制御部４００は、バス６００上にメモリへのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス６００上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。
【００４５】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。メモリ制御部３００は、メモリが安定する一定時間がたってからＣＰＵ５００へのメモリアクティブ信号３１０をオンにし（ステップＳ３７）、メモリに対する読み出し、書き込み要求を受け付け可能であることを示す。ＣＰＵ５００は、スタンバイ信号５１０をオフにする（ステップＳ５５）。
【００４６】
また、第３の実施の形態をＳＯＣ（System On Chip）で構成することが可能である。
【００４７】
次に、第３の実施の形態の効果について説明する。
【００４８】
第３の実施の形態においては、メモリがセルフリフレッシュ中であっても、キャッシュ２００が、ＤＭＡデータを必ず受け取り、内部に格納する。したがって、第２の実施の形態は、メモリがリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００４９】
また、第３の実施の形態においては、ＣＰＵ５００が省電力モードに入ると、メモリのセルフリフレッシュが実施される。したがって、ＣＰＵ５００のメモリアクセス頻度の低い期間に、メモリのセルフリフレッシュが実施されるので、第３の実施の形態は、効率がよいという効果をもつ。
【００５０】
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。図７は、第４の実施の形態の構成を示すブロック図である。
【００５１】
図７を参照すると、第４の実施の形態の集積装置１０４は、第３の実施の形態に、メモリ部７００を追加したものである。メモリ部７００は、たとえば、ＤＲＡＭである。メモリ部７００は、メモリ制御部３００に接続される。
【００５２】
次に、第４の実施の形態の動作について図面を参照して説明する。図８は、第４の実施の形態の動作を示すフローチャートである。省略された部分は、第３の実施の形態の図６と同一である。以下、図６、図８を参照して説明する。
【００５３】
ＣＰＵ５００は、省電力モードの条件が成立するかどうかを調べる（図６ステップＳ５１）。省電力モードの条件が成立すると（ステップＳ５１／ＹＥＳ）、ＣＰＵ５００は、キャッシュ２００内部のデータのメモリ部７００への書き戻し指示情報をキャッシュ２００に出力する（ステップＳ５２）。
【００５４】
キャッシュ２００は、ＣＰＵ５００からのメモリ部７００への書き戻し指示情報にしたがって、格納している内部のデータをメモリ部７００に書き戻す要求、および、内部のデータをメモリ制御部３００に出力する（ステップＳ２１）。
【００５５】
メモリ制御部３００は、キャッシュ２００の内部のデータをメモリ部７００に書き戻す要求、および、キャッシュ２００の内部のデータを受け取ると、データをメモリ部７００に書き戻す（図８ステップＳ３１）。すなわち、キャッシュ２００は、メモリ部７００に書き込みコマンド、およびデータを出力する。メモリ部７００は、書き込みコマンドにしたがい、キャッシュ２００からのデータを格納する（ステップＳ６１）。
【００５６】
また、ＣＰＵ５００は、自身がバスマスタから抜けることを示すバスマスタ放棄信号５２０をＤＭＡ制御部４００に出力する（ステップＳ５３）。
【００５７】
また、メモリ制御部３００は、ＣＰＵ５００に対するメモリアクティブ信号３１０をオフにする（ステップＳ３２）。メモリアクティブ信号３１０のオフは、メモリ部７００が、ＣＰＵ５００からの読み出し、書き込み要求を受け付け不可能であることを示す。ＣＰＵ５００は、メモリ制御部３００に対するスタンバイ信号５１０をオンにする（ステップＳ５４）。
【００５８】
スタンバイ信号５１０がオンであると、ＣＰＵ５００はメモリ部７００に対する読み出し、書き込み要求を出さない。メモリ制御部３００は、ＣＰＵ５００からのスタンバイ信号５１０がオンであることを検出すると（ステップＳ３３／ＹＥＳ）、メモリ部７００に対しセルフリフレッシュコマンドを出力する（ステップＳ３４）。
【００５９】
メモリ部７００は、セルフリフレッシュコマンドにしたがいセルフリフレッシュを実行する（ステップＳ６２）。
【００６０】
ＤＭＡ制御部４００は、周辺制御部から要求を受け取ると、メモリ制御部３００に対してＤＭＡ転送開始情報を出力する（ステップＳ４１）。メモリ制御部３００は、ＤＭＡ制御部４００からのＤＭＡ転送開始情報を検出すると（ステップＳ３５／ＹＥＳ）、メモリ部７００に対しセルフリフレッシュ解除コマンド出力する（ステップＳ３６）。メモリ部７００は、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する。
【００６１】
さらに、ＤＭＡ制御部４００は、バス６００上にメモリ部７００へのＤＭＡデータ書き込み要求を出力し、次に、ＤＭＡデータを出力する（ステップＳ４２）。キャッシュ２００は、バス６００上のＤＭＡデータを受け取り、内部に格納する（ステップＳ２２）。メモリ部７００は、セルフリフレッシュ解除コマンドにしたがってセルフリフレッシュを終了する（ステップＳ６３）。
【００６２】
また、ＤＭＡ制御部４００は、メモリ制御部３００に対してＤＭＡ転送開始情報の出力を終了する（ステップＳ４３）。メモリ制御部３００は、メモリ部７００が安定する一定時間がたってからＣＰＵ５００へのメモリアクティブ信号３１０をオンにし（ステップＳ３７）、メモリ部７００に対する読み出し、書き込み要求を受け付け可能であることを示す。ＣＰＵ５００は、スタンバイ信号５１０をオフにする（ステップＳ５５）。
【００６３】
次に、第４の実施の形態の動作についてタイムチャートを参照して説明する。図９は、第４の実施の形態の動作を示すタームチャートである。
【００６４】
図９を参照すると、メモリ制御部３００が、セルフリフレッシュコマンドを出力すると（図９クロックｔ）、メモリ部７００は、セルフリフレッシュを実行する（クロックｔ〜ｔ＋５）。メモリ制御部３００は、ＤＭＡ転送制御部４００からのＤＭＡ転送開始情報を検出すると（クロックｔ＋４）、セルフリフレッシュ解除コマンドを出力する（クロックｔ＋５）。
【００６５】
メモリ部７００は、セルフリフレッシュ解除コマンドにしたがいセルフリフレッシュを終了する（クロックｔ＋６）。また、メモリ制御部３００は、一定時間後に、メモリアクティブ信号３１０をオンにする。メモリ制御部３００は、ＤＭＡ転送開始情報を検出しないと、セルフリフレッシュ解除コマンドを出力しないので、メモリ部７００は、セルフリフレッシュを、クロックｔ＋６以降も続行する。
【００６６】
次に、第４の実施の形態の効果について説明する。
【００６７】
第４の実施の形態においては、メモリ部７００がセルフリフレッシュ中であっても、キャッシュ２００が、ＤＭＡデータを必ず受け取り、内部に格納する。したがって、第２の実施の形態は、メモリ部７００がリフレッシュ中であっても、ＤＭＡデータの転送が待たされずに実施され性能が向上するという効果をもつ。
【００６８】
また、第４の実施の形態においては、ＣＰＵ５００が省電力モードに入ると、メモリ部７００のセルフリフレッシュが実施される。したがって、ＣＰＵ５００のメモリ部７００へのアクセス頻度の低い期間に、メモリ部７００のセルフリフレッシュが実施されるので、第４の実施の形態は、効率がよいという効果をもつ。
【００６９】
上記の実施の形態の一部、または、全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００７０】
［付記１］
セルフリフレッシュ中は、ＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部と、
を含むことを特徴とする集積装置。
【００７１】
［付記２］
外部装置からのリフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力する前記メモリ制御部と、
前記メモリがセルフリフレッシュ中、バス上に転送されてきたＤＭＡデータを消失させずに受け取り内部に格納し、後に、前記ＤＭＡデータを、前記メモリ制御部を介して、前記メモリに書き戻す前記キャッシュと、
を含むことを特徴とする付記１の集積装置。
【００７２】
［付記３］
前記メモリ制御部に対してＤＭＡ転送開始情報を出力し、前記バス上に前記ＤＭＡデータを出力するＤＭＡ制御部を含むことを特徴とする付記２の集積装置。
【００７３】
［付記４］
前記外部装置としてＣＰＵを含むことを特徴とする付記３の集積装置。
【００７４】
［付記５］
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し次にスタンバイ信号をオンにする前記ＣＰＵと、
前記メモリへの前記書き戻し指示情報にしたがって、格納している内部のデータを前記メモリに書き戻す要求、および、前記内部のデータを前記メモリ制御部に出力する前記キャッシュと、
前記メモリに書き戻す要求、および、前記内部のデータを受け取ると、前記内部のデータを前記メモリに書き戻し、スタンバイ信号のオンをリフレッシュ指示情報の検出とし、前記メモリに対し前記セルフリフレッシュコマンドを出力する前記メモリ制御部と、
を含むことを特徴とする付記４の集積装置。
【００７５】
［付記６］
前記内部のデータを前記メモリに書き戻した後、前記ＣＰＵへのメモリアクティブ信号をオフにする前記メモリ制御部を含むことを特徴とする付記５の集積装置。
【００７６】
［付記７］
セルフリフレッシュ解除コマンドを前記メモリに出力した後、前記メモリが安定する一定時間がたってから前記メモリアクティブ信号をオンにする前記メモリ制御部を含むことを特徴とする付記６の集積装置。
【００７７】
［付記８］
前記セルフリフレッシュコマンドにしたがいセルリフレッシュを行う前記メモリを含むことを特徴とする付記７の集積装置。
【００７８】
［付記９］
セルフリフレッシュ中は、ＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うことを特徴とする制御方法。
【００７９】
［付記１０］
リフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力し、
前記メモリがセルフリフレッシュ中、バス上のＤＭＡデータを消失させずに受け取り前記キャッシュの内部に格納し、後に、前記ＤＭＡデータを、前記メモリに書き戻すことを特徴とする付記９の制御方法。
【００８０】
［付記１１］
前記バス上に前記ＤＭＡデータを出力することを特徴とする付記１０の制御方法。
【００８１】
［付記１２］
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し、
前記キャッシュに、前記メモリへの前記書き戻し指示情報にしたがって前記内部のデータを前記メモリに向けて出力させることを特徴とする付記１１の制御方法。
【符号の説明】
【００８２】
１０１ 集積装置
１０２ 集積装置
１０３ 集積装置
１０４ 集積装置
２００ キャッシュ
３００ メモリ制御部
３１０ メモリアクティブ信号
４００ ＤＭＡ制御部
５００ ＣＰＵ
５１０ スタンバイ信号
５２０ バスマスタ放棄信号
６００ バス
７００ メモリ部
【特許請求の範囲】
【請求項１】
セルフリフレッシュ中は、ＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部と、
を含むことを特徴とする集積装置。
【請求項２】
外部装置からのリフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力する前記メモリ制御部と、
前記メモリがセルフリフレッシュ中、バス上に転送されてきたＤＭＡデータを消失させずに受け取り内部に格納し、後に、前記ＤＭＡデータを、前記メモリ制御部を介して、前記メモリに書き戻す前記キャッシュと、
を含むことを特徴とする請求項１の集積装置。
【請求項３】
前記メモリ制御部に対してＤＭＡ転送開始情報を出力し、前記バス上に前記ＤＭＡデータを出力するＤＭＡ制御部を含むことを特徴とする請求項２の集積装置。
【請求項４】
前記外部装置としてＣＰＵを含むことを特徴とする請求項３の集積装置。
【請求項５】
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し次にスタンバイ信号をオンにする前記ＣＰＵと、
前記メモリへの前記書き戻し指示情報にしたがって、格納している内部のデータを前記メモリに書き戻す要求、および、前記内部のデータを前記メモリ制御部に出力する前記キャッシュと、
前記メモリに書き戻す要求、および、前記内部のデータを受け取ると、前記内部のデータを前記メモリに書き戻し、スタンバイ信号のオンをリフレッシュ指示情報の検出とし、前記メモリに対し前記セルフリフレッシュコマンドを出力する前記メモリ制御部と、
を含むことを特徴とする請求項４の集積装置。
【請求項６】
前記内部のデータを前記メモリに書き戻した後、前記ＣＰＵへのメモリアクティブ信号をオフにする前記メモリ制御部を含むことを特徴とする請求項５の集積装置。
【請求項７】
セルフリフレッシュ解除コマンドを前記メモリに出力した後、前記メモリが安定する一定時間がたってから前記メモリアクティブ信号をオンにする前記メモリ制御部を含むことを特徴とする請求項６の集積装置。
【請求項８】
前記セルフリフレッシュコマンドにしたがいセルリフレッシュを行う前記メモリを含むことを特徴とする請求項７の集積装置。
【請求項９】
セルフリフレッシュ中は、ＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うことを特徴とする制御方法。
【請求項１０】
リフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力し、
前記メモリがセルフリフレッシュ中、バス上のＤＭＡデータを消失させずに受け取り前記キャッシュの内部に格納し、後に、前記ＤＭＡデータを、前記メモリに書き戻すことを特徴とする請求項９の制御方法。
【請求項１】
セルフリフレッシュ中は、ＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部と、
を含むことを特徴とする集積装置。
【請求項２】
外部装置からのリフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力する前記メモリ制御部と、
前記メモリがセルフリフレッシュ中、バス上に転送されてきたＤＭＡデータを消失させずに受け取り内部に格納し、後に、前記ＤＭＡデータを、前記メモリ制御部を介して、前記メモリに書き戻す前記キャッシュと、
を含むことを特徴とする請求項１の集積装置。
【請求項３】
前記メモリ制御部に対してＤＭＡ転送開始情報を出力し、前記バス上に前記ＤＭＡデータを出力するＤＭＡ制御部を含むことを特徴とする請求項２の集積装置。
【請求項４】
前記外部装置としてＣＰＵを含むことを特徴とする請求項３の集積装置。
【請求項５】
省電力モードの条件が成立すると、前記キャッシュの内部のデータの前記メモリへの書き戻し指示情報を前記キャッシュに出力し次にスタンバイ信号をオンにする前記ＣＰＵと、
前記メモリへの前記書き戻し指示情報にしたがって、格納している内部のデータを前記メモリに書き戻す要求、および、前記内部のデータを前記メモリ制御部に出力する前記キャッシュと、
前記メモリに書き戻す要求、および、前記内部のデータを受け取ると、前記内部のデータを前記メモリに書き戻し、スタンバイ信号のオンをリフレッシュ指示情報の検出とし、前記メモリに対し前記セルフリフレッシュコマンドを出力する前記メモリ制御部と、
を含むことを特徴とする請求項４の集積装置。
【請求項６】
前記内部のデータを前記メモリに書き戻した後、前記ＣＰＵへのメモリアクティブ信号をオフにする前記メモリ制御部を含むことを特徴とする請求項５の集積装置。
【請求項７】
セルフリフレッシュ解除コマンドを前記メモリに出力した後、前記メモリが安定する一定時間がたってから前記メモリアクティブ信号をオンにする前記メモリ制御部を含むことを特徴とする請求項６の集積装置。
【請求項８】
前記セルフリフレッシュコマンドにしたがいセルリフレッシュを行う前記メモリを含むことを特徴とする請求項７の集積装置。
【請求項９】
セルフリフレッシュ中は、ＤＭＡデータをキャッシュに格納し、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うことを特徴とする制御方法。
【請求項１０】
リフレッシュ指示情報を検出すると、前記メモリに対しセルフリフレッシュコマンドを出力し、ＤＭＡ転送開始情報を検出するとセルフリフレッシュ解除コマンドを出力し、
前記メモリがセルフリフレッシュ中、バス上のＤＭＡデータを消失させずに受け取り前記キャッシュの内部に格納し、後に、前記ＤＭＡデータを、前記メモリに書き戻すことを特徴とする請求項９の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１３３４５４（Ｐ２０１２−１３３４５４Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８２９５７（Ｐ２０１０−２８２９５７）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００１９７３６６）ＮＥＣアクセステクニカ株式会社 (1,236)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００１９７３６６）ＮＥＣアクセステクニカ株式会社 (1,236)
【Ｆターム（参考）】
[ Back to top ]