【課題】ＩＯ間アクセスが可能で、エンドポイント（ＥＰ）のリソース管理ができるＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）システムにおいて、複数の上位装置からの要求を到着順に処理するのではなく、優先度制御できるようにする。
【解決手段】ＰＣＩｅシステムにおけるスイッチは、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行う。また、当該スイッチは、上位装置及びエンドポイントの各々とデータを送受信する。また、当該スイッチは、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のＦＩＦＯに格納し、優先度が高く設定されたＦＩＦＯのデータを優先的に転送先へ転送する。 （もっと読む）

【課題】二次元ＤＭＡＣを用いたデータ転送制御装置において、従来技術に比較してデータバスの使用効率を高めることができるデータ転送制御装置及び方法を提供する。
【解決手段】ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御部と、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成するタグ生成部と、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択部とを備える。 （もっと読む）

【課題】デバイスをデイジーチェーンカスケード配列でシリアルに連結する。
【解決手段】デバイスはデイジーチェーンカスケード配列で連結され、第1デバイスの出力部は、データ、アドレス及びコマンド情報等の情報並びに制御信号を第2デバイスに第1デバイスから転送するように、デイジーチェーンカスケードの後方にある第2デバイスの入力部に連結されている。デイジーチェーンで連結されたデバイスは、シリアル入力部SIとシリアル出力部SOとを備える。情報がデバイスにSIを通じて入力され、該情報がデバイスからSOを通じて出力される。デイジーチェーンカスケードの前方のデバイスのSOは、デイジーチェーンカスケードの後方のデバイスのSIに連結されている。前方のデバイスにSIを通じて入力された情報は、該デバイスのSOを通じて出力される。該情報は次いで、後方のデバイスのSIに転送される。 （もっと読む）

【課題】ＣＰＵの命令に応じてＰＣＩ Ｅｘｐｒｅｓｓデバイスとメインメモリとの間のデータの入出力を制御すること。
【解決手段】外部のＰＣＩ ＥｘｐｒｅｓｓデバイスＤと接続されるホストバスアダプタＨと、ホストバスアダプタＨとメインメモリ３００との間に接続されて、ホストバスアダプタＨを介してＰＣＩ ＥｘｐｒｅｓｓデバイスＤとメインメモリ３００との間においてデータを転送するデータ転送部１２０と、ホストバスアダプタＨ、及びデータ転送部１２０を含む入出力制御装置１００の各部を制御するファームウェア制御部１１０とを備え、ファームウェア制御部１１０は、ＰＣＩ ＥｘｐｒｅｓｓデバイスＤからメインメモリ３００へ転送すべき全てのパケットの送出が完了したときに、その旨をＣＰＵ２００へ通知する。 （もっと読む）

【課題】各バスマスタからバススレーブへ複数のバスを経由してアクセスする場合であってもバスの使用効率の低下を抑制することができるバスシステムを提供することである。
【解決手段】本発明にかかるバスシステムは、複数のバスマスタ１_１〜１_４から少なくとも一つのバススレーブ５への、複数のバス２_１〜２_３を経由したアクセスを制御するバスシステムである。バス２_１〜２_３は各々、前段から入力される複数のアクセス要求１６、１７を調停し、当該調停により選択されたアクセス要求を次段へ出力する調停部８を備える。調停部８は、アクセス要求１６、１７がバスで待機した時間を差し引くことで次段へ出力されるアクセス要求２９に含まれる許容待ち時間情報を更新する。 （もっと読む）

【課題】ＦＩＦＯバッファに転送情報を書き込む際に介在するレジスタを除いた構成を実現し、転送時のレイテンシを削減するＦＩＦＯ装置を提供する。
【解決手段】ＦＩＦＯ装置３０は、転送データをバス１１からバス１２へ転送する装置であって、ＦＩＦＯバッファ１〜３と結合部２０とを備える。ＦＩＦＯバッファ１〜３は、バス１１から入力された転送データを保持し、バス１２へ出力する。結合部２０は、ＦＩＦＯバッファ１〜３が保持する転送データを、以前の転送データとして参照し、以前の転送データと、以前の転送データの後に新たにバス１１から受信する現在の転送データとを比較する。そして、以前の転送データへ現在の転送データを結合できる場合、結合部２０は、以前の転送データへ現在の転送データを結合させた、結合した転送データによって、ＦＩＦＯバッファ１〜３が保持する以前の転送データを更新する。 （もっと読む）

【課題】中央処理装置の割込み処理にかかる負荷を低減させて、中央処理装置の処理効率の向上を図ること。
【解決手段】コンピュータシステム１００において、割込要求処理装置Ｍは、デバイスＤから出力される所定の処理の終了を通知する割込み要求を受け付ける。割込要求処理装置Ｍは、デバイスＤから割込み要求を受け付けた回数が、所定回数Ｆと一致するか否かを判定する。割込要求処理装置Ｍは、デバイスＤから割込み要求を受け付けた回数が所定回数Ｆに達するまで、デバイスＤに対して所定の処理の実行要求を出力する。割込要求処理装置Ｍは、デバイスＤから割込み要求を受け付けた回数が所定回数Ｆと一致する場合、ＣＰＵ１０１に対して割込み要求を出力する。 （もっと読む）

【課題】
RDMA通信では、RDMA受信装置は受信端末のメモリ領域を確保した上で、RDMA送信装置にメモリ領域を通知する処理が必要であり、また、複数のRDMA送信装置が存在する場合、受信端末において、各RDMA送信装置向けにメモリ領域が別々に確保されるため、メモリの効率的な利用が困難である。
【解決手段】
RDMA受信装置１０４は、確保メモリ領域テーブル１０８及び利用メモリ領域テーブル１０９により受信端末のメモリ領域を管理する。RDMA受信装置１０４は、受信したRDMAパケットに受信端末のメモリ領域が指定されていない場合、確保メモリ領域テーブル１０８及び利用メモリ領域テーブル１０９を利用して、受信した電子データを空きメモリ領域に書き込む。電子データ処理アプリケーション１０５は、RDMA受信装置１０４から受信した電子データのメモリ領域を通知してもらうことにより、受信した電子データのメモリ領域を知る。 （もっと読む）

【課題】本発明は、シリアルに接続されているデバイス間を高速にデータ転送する画像処理装置に関する。
【解決手段】画像処理装置１は、ＣＰＵ２に制御される複数のＬＳＩ５ａ〜５ｃが、第２アービタ１３ａ〜１３ｃ搭載し、第２アービタ１３ａ〜１３ｃが、ＲＤＭＡＣ１７ａ〜１７ｃ、１８ａ〜１８ｃ、１９ａ〜１９ｃ、２０ａ〜２０ｃとＷＤＭＡＣ２１ａ〜２１ｃから第１アービタ１２ａ〜１２ｃを介してＥＮＤＰ１１ａ〜１１ｃへのデータ転送、ＲＯＯＴ１４ａ〜１４ｃの受信したデータのＥＮＤＰ１１ａ〜１１ｃへの転送、ＥＮＤＰ１１ａ〜１１ｃの受信したデータの第１アービタ１２ａ〜１２ｃ側への転送またはＥＮＤＰ１１ａ〜１１ｃの受信したデータのＲＯＯＴ１４ａ〜１４ｃへの転送を切り替えるとともに、圧縮伸長器２２ａ〜２２ｃによるデータの圧縮と伸長を、該データ転送の転送先と転送元及ＬＳＩ５ａ〜５ｃの接続位置情報に基づいて制御する。 （もっと読む）

【課題】高機能かつ高性能のダイレクトメモリアクセス転送を、ＣＰＵに対する負荷を増大させることなく、かつ、回路規模を増大することなく実現する。
【解決手段】システムは、ダイレクトメモリアクセス部とプロセッサ部とを有する。ここで、プロセッサ部は、メモリと、メモリから命令を読み出して実行することで、ダイレクトメモリアクセス部が実行する命令を当該ダイレクトメモリアクセス部に書き込むプロセッサとを備える。また、ダイレクトメモリアクセス部は、複数のプログラムカウンタと、複数のプログラムカウンタを順に選択する選択手段と、プロセッサによって書き込まれた命令を保持する命令保持手段と、選択手段で選択されたプログラムカウンタにより示される命令保持手段のアドレスに格納されている命令を出力する出力手段と、出力手段によって出力される命令に応じてダイレクトメモリアクセスによるデータ転送を実行する実行手段とを備える。 （もっと読む）

【課題】 複数モジュールをリング状に接続した単一のデータ転送路上に、複数のデータパスを実現し、モジュールの利用順を柔軟に変更して処理が可能なデータ処理装置を実現する。
【解決手段】 複数モジュールをリングバスで接続する。外部からの入力端子を備えたモジュールは出力するデータのパスを切り換える手段を備え、データ転送路へ出力するデータにパス識別フラグを付加する。該モジュールは、パスを切り換えたデータをデータ転送路へと出力すると、後続のデータの出力をブロックし、切り換える前のパスにて処理されていたデータの処理が完了した通知を受けると、ブロックを解除する。 （もっと読む）

【課題】制御装置と処理装置との間の通信が高速伝送線のみで行われる情報処理装置において、制御装置から処理装置への低速なアクセスが連続した場合でも、制御装置と処理装置との間の高速なデータ転送が阻害されないようにする。
【解決手段】制御装置１は、処理装置２における複数のデバイスへのアクセスを発行するマイクロプロセッサ１１を有する。そして、処理装置２は、高速伝送線３を介して複数のデバイスへのアクセスを受信するブリッジ２１と、複数のデバイスのうちの低速な制御レジスタ２５に対するアクセスが受信されると、そのアクセスをバッファリングする制御キュー２４とを有する。 （もっと読む）

【課題】マスタ自身の最適化しなくてもアクセス性能を劣化させず、システムＬＳＩ開発資産を有効活用させる外部デバイスアクセス装置およびシステムＬＳＩを提供する。
【解決手段】アドレス制御部１１４は、マスタ１０１から外部デバイス１０２への書き込み要求に応じて、マスタ１０１からの書き込みアドレス１５０と書き込みデータ１５１とをそれぞれ書き込みアドレス格納部１１０と書き込みデータ格納部１１１とに格納するとともに、マスタに受理信号１５５を出力し、さらに、書き込みアドレスによって指定される外部デバイス１０２に対して、当該書き込みデータを書き込み、マスタ１１１０１によって読み出しアドレス格納部１１２に読み出しアドレスが格納されたとき、当該読み出しアドレスによって指定される外部デバイス１０２からデータを読み出し、読み出しデータ格納１１３に格納する。 （もっと読む）

【課題】ライト処理の終了を短時間で検出する。
【解決手段】ポステッドライトバス制御装置は、Ｉ／Ｏデバイス１３ａ、１３ｂにおけるライト処理の完了に関わらず、ホストコンピュータ１１が後続のライト要求を発行するポステッドライト方式を採用する。ホストコンピュータ１１は、ブリッジデバイス１２を介して複数のＩ／Ｏデバイス１３ａ、１３ｂにデータを転送し、複数のＩ／Ｏデバイス１３ａ、１３ｂは、ライト処理を開始してから完了するまでの間、ブリッジデバイス１２に対してローカルビジー信号ＬＢをそれぞれ出力する。ブリッジデバイス１２は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタ２３とを備える。 （もっと読む）

【課題】データ転送効率を高めることのできるバス制御装置を得る。
【解決手段】キュー判定部５は、キュー部４にデータ転送要求が蓄積されているかを確認する。要求判定部６は、バスマスタ２−１〜２−ｎからのデータ転送要求の有無を確認する。要求調停部７は、キュー部４に蓄積されたデータ転送要求が一つのみ存在し、かつ、データ転送要求が一つしかない場合は、予め定めた調停手順をスキップして、データ転送を要求しているバスマスタにバス使用許可を与える。 （もっと読む）

【課題】複数の制御回路の間でデータ転送を行う際に、いずれの制御回路でデータ転送を実行するかをデータ転送の転送条件に基づいて適切に制御する情報処理装置及びその制御方法を提供する。
【解決手段】本情報処理装置は、第１制御回路と、第２制御回路とを備え、第１制御回路と第２制御回路との間で行われるデータ転送の要求を取得し、取得したデータ転送の転送条件を解析し、第１制御回路又は第２制御回路の何れでデータ転送を実行するかを選択する。 （もっと読む）

【課題】マルチＣＰＵシステムにおいて、各ＣＰＵが、共有メモリにアクセス中でも、それぞれの内部バスに接続されている各種メモリの使用を可能として、また、各ＣＰＵ自体はバス調停を行う必要性をなくす。
【解決手段】本方式は、ＣＰＵ２１に内部バスＢ２１を介してＦＰＧＡ２６を接続し、ＦＰＧＡ１６，２６それぞれを外部バスＢ１３，Ｂ２３を介してモジュールバス３０に共通接続すると共に、ＦＰＧＡ２６にメモリバスＢ２２を介して共有メモリ２７を接続し、ＦＰＧＡ２６は、ＣＰＵ２１が共有メモリ２７にアクセス中でメモリバスＢ２２を占有中のときに、ＣＰＵ１１からアクセス要求があると、ＣＰＵ２１のアクセス優先、アクセス先着順、ＣＰＵ１１アクセス優先かの判断により、共有メモリ２７にＣＰＵ１１がアクセスするためのバス調停を行う。 （もっと読む）

【課題】 マスタ間のアクセス要求競合に伴うシステム性能劣化の回避策の検討を容易にする。
【解決手段】 複数のマスタ部に対応する複数の情報取得部の各々において、フラグ部は、対応マスタ部における所望の処理の実行開始／実行終了に伴ってセット状態／リセット状態に遷移する。時刻取得部は、フラグ部のセット状態／リセット状態への遷移に伴ってタイマ部の時刻を処理開始時刻／処理終了時刻として取得する。時間取得部は、フラグ部がセット状態である期間にて対応マスタ部のアクセス要求が調停部に対して発行され且つ調停部がメインメモリ部へのアクセスを対応マスタ部に許可していない場合にカウント動作を実施し、フラグ部のリセット状態への遷移時のカウント値を処理中断時間として取得する。情報保存部は、処理開始時刻および処理終了時刻と処理中断時間とを対応マスタ部に関連付けて保存する。 （もっと読む）

【課題】ＦＩＦＯ装置において、受け付ける転送要求が結合できる場合、複数の転送要求を取りまとめた転送要求を保持し、ＦＩＦＯバッファへ格納するＦＩＦＯ装置を提供する。
【解決手段】ＦＩＦＯ装置２１は、バス１４から転送される、ライトアドレス、データサイズ及びライトデータを含む転送要求を保持し、バス１５へ出力するＦＩＦＯバッファ１〜３と、第１の転送要求と、第１の転送要求より後に第２の転送要求を、バス１４から受け付け、第１の転送要求のライトアドレス及びデータサイズと、第２の転送要求のライトアドレス及びデータサイズとを用いて第２の転送要求を第１の転送要求に結合できるか否かを判定し、結合できると判定した場合、第１の転送要求と第２の転送要求とを結合した結合転送要求を保持し、ＦＩＦＯバッファ１〜３へ格納する転送要求生成部２０を備える。 （もっと読む）

【課題】画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置及びそのようなデータ転送制御方法を提供すること。
【解決手段】データ処理装置１００と大容量メモリ３００との間のデータ転送の中継をするデータ転送制御装置４００内にデータ記憶部４０２と、処理部４０３とを設ける。データ処理装置１００と大容量メモリ３００とのデータ転送の際に、必要に応じて処理部４０３内で所定の処理を実行する。 （もっと読む）