【課題】比較的簡易な構成で、ＤＭＡ転送の高速化を実現するＤＭＡ装置を提供する。
【解決手段】ＤＭＡ装置は、ディスクリプタを読み出すディスクリプタ制御部と、読み出されたディスクリプタに対応するデータを転送するＤＭＡコントローラと、ディスクリプタ制御部により読み出されたディスクリプタを蓄積するバッファと、バッファに蓄積されたディスクリプタに基づいて、ミスアライン計算を行うミスアライン計算手段とを有し、ディスクリプタ制御部は、あるディスクリプタに対応するＤＭＡ転送処理が完了する前に、このディスクリプタの後続のディスクリプタを読み出す。 （もっと読む）

【課題】外部通信速度を向上できるとともに、インタフェース回路のＦＩＦＯ領域の面積をも大幅に削減できるシステムＬＳＩを提供する。
【解決手段】データ送信時にはワークＲＡＭ１から送信データをＣＰＵを介さずに直接読み出してＦＩＦＯ領域８に書き込み、データ受信時にはＦＩＦＯ領域８から受信データをＣＰＵを介さずに直接読み出してワークＲＡＭ１に直接書き込むメモリアクセス回路２と、データ送信時にはＦＩＦＯ領域８に書き込まれた送信データを外部に送信し、データ受信時には外部から受信した受信データをＦＩＦＯ領域８に書き込むインタフェースコントローラ３とを有するインタフェース回路９とを備え、インタフェースコントローラ３が外部と送受信中であっても、メモリアクセス回路２は、ワークＲＡＭ１とＦＩＦＯ領域８との間のデータ転送を並行して実行する。 （もっと読む）

【課題】同じ内部バスを介して複数の用途の画像データが並行して転送される状況に応じて、各用途の画像データの転送をより適切に制御するための技術を提供する。
【解決手段】ＰＣＩアクセスコントローラ１２は、各ビデオ転送コントローラ３４からデータ取得要求信号が出力される状況下において、ＬＣＤコントローラ２１がＬＣＤ表示部２２に動作用に供給するクロックＬｃｄＣｌｋ、水平同期信号ＬｃｄＨｓｙｎｃ、及び垂直同期信号ＬｃｄＶｓｙｎｃの周期を共に通常時よりも長くさせる。それにより、ＬＣＤ表示部２２用の画像データの転送頻度を抑え、各ビデオ転送コントローラ３４への画像データの適切な転送を確実にする。 （もっと読む）

【課題】バスシステムが許容するトランザクション数の最大値の増大に伴う記憶容量の増大を抑制する。
【解決手段】リクエスト処理部５００は、リクエストに係るスロット特定ビット列に基づいて特定されたタイムスロットがバスブリッジ２００に割り当てられているタイムスロットであるか否かを判断する。割り当てられているタイムスロットである場合にリクエスト処理部５００はリクエストに係る部分ビット列をトランザクション情報に対応付けて複数の管理テーブルのうちのタイムスロットに対応する管理テーブルに保持させる。レスポンス処理部６００は、スレーブからレスポンスが返送された場合に当該レスポンスに係るスロット特定ビット列に基づいて特定された管理テーブルから部分ビット列に対応するトランザクション情報を読み出す。 （もっと読む）

【課題】複数のＵＳＢインターフェースを用いて、ＵＳＢ規格以上のデータ転送速度を実現する。データ転送中における、ＵＳＢケーブル接続等によるＵＳＢインターフェースの追加と削除を可能とする。
【解決手段】複数のＵＳＢインターフェースを用いてデータを並列転送する。並列転送するためのデータ振り分け機能と、データ復元のためのデータ並べ替え機能を備える。データ転送を止めることなく、ＵＳＢインターフェースの追加と削除を可能とするＵＳＢコンフィグレーション手段を備える。 （もっと読む）

【課題】コンプリーションデータの順番を並び替えるためのバッファを各マスタに設ける必要をなくす。
【解決手段】中継部は、メモリから返信されてきたコンプリーションデータＣ−Ａ１，Ｃ−Ａ２，Ｃ−Ｂ１を返信中継する際に、送信中継情報とタグを用いて、以下の処理をする。同じマスタに返信するコンプリーションデータであって対応するリードリクエストの順番が先であるコンプリーションデータを中継していれば、返信されてきたコンプリーションデータを中継し、順番が先であるコンプリーションデータを中継していなければ、順番が先であるコンプリーションデータを中継するまで返信されてきたコンプリーションデータをバッファ５３で保持する。 （もっと読む）

【課題】 コンピュータ環境における処理を容易にするためのコンピュータ・プログラム製品、コンピュータ・システム、及び方法を提供する。
【解決手段】 リモート・ダイレクト・メモリ・アクセス（ＲＤＭＡ）書き込み操作又はメモリに書き込む送信操作のような操作を実行する要求が、送信入力／出力（Ｉ／Ｏ）アダプタ（例えば、ＲＤＭＡ可能なアダプタ）から、受信Ｉ／Ｏアダプタに送られる。受信Ｉ／Ｏアダプタは、要求を受信し、操作の実行を開始するが、操作についての肯定応答の送信を遅延させる。送信Ｉ／Ｏアダプタに対してトランスペアレントな受信Ｉ／Ｏアダプタが開始し実行する読み取り操作により決定されるように、肯定応答は、操作が完了するまで（即ち、メモリが更新され、データがリモート・プロセッサに見えるようになるまで）遅延される。 （もっと読む）

【課題】情報処理装置に設けられるバスの使用効率を図る。
【解決手段】一つ実施形態の情報処理装置は、動作状態を設定する第１の動作状態レジスタとバスアクセスへの優先度を設定する第１の優先度設定レジスタを有し、第１の情報処理を実行する第１のモジュールと、動作状態を設定する第２の動作状態レジスタとバスアクセスへの優先度を設定する第２の優先度設定レジスタを有し、第２の情報処理を実行する第２のモジュールと、前記第１及び第２のモジュールを接続し、前記第１及び第２のモジュールのアクセス先への処理優先度を調停するバスアクセス調停回路を有するバスとを具備する。 （もっと読む）

【課題】先入れ先出し方式のバッファーをより適切に構成して効率的にリクエストを中継する。
【解決手段】転送元であるマスターデバイス３０側からのリクエストの分配を行なうＴブリッジ４２と、Ｔブリッジ４２から分配されたリクエストを転送先であるスレーブデバイス８０側に転送するＩブリッジ４６とを備えて通信を中継するクロスバースイッチ４０において、Ｔブリッジ４２のＴ−Ｂ０内に各スレーブデバイスの共用のＦＩＦＯ４３ａを構成し、Ｔブリッジ４２とＩブリッジ４６との間に各スレーブデバイスの専用のＦＩＦＯ４５ａ〜４５ｃを構成するから、転送先のスレーブデバイスが受け入れ可能な状態になくリクエストの転送待ちが生じる場合であっても、他のスレーブデバイスに転送されるリクエストが転送待ちとなるのを減少させることができる。 （もっと読む）

【課題】処理の順序が定められたリクエストを効率よく中継する。
【解決手段】マスターデバイス（Ｍ１）とスレーブデバイス（Ｓ１，２）とをツリー型に接続してなるプロセッサーシステムにおいて、通信経路の分岐点に配置される中継器（ＴＢ３）は、処理の順序が定められたインオーダーリクエスト１，２，３が順に入力される際には、リクエスト１を下位側に転送して転送済みリクエスト１と分岐先が同じリクエスト２を下位側に転送し（Ｔ５〜Ｔ７）、転送済みリクエスト１，２と分岐先が異なるリクエスト３を待機させて転送待ちとし（Ｔ７〜Ｔ１３）、転送済みリクエスト１，２に対するレスポンス１，２が返ってきてから待機させたリクエスト３を下位側に転送するから（Ｔ１４）、処理の順序が定められたリクエストを効率よく中継することができる。 （もっと読む）

【課題】ＤＭＡコントローラ／エンジンによって管理される直接メモリアクセス（ＤＭＡ）・チャネルを介して転送されるデータ上で、複数のデータ操作オペレーションを同時に実行するための方法およびデバイスを提供する。
【解決手段】ＤＭＡコントローラ内部で動作する制御データブロック（ＣＤＢ）プロセッサは、ＣＤＢを読み出し、ＣＤＢの内容に従ってデータの読み出し、データ操作オペレーションおよびデータの書き込みを設定してもよい。データがＤＭＡコントローラを通して導かれる間に、例えばハッシング、ＨＭＡＣ、フィルパターン、ＬＦＳＲ、ＥＥＤＰ検査、ＥＥＤＰ生成などの複数のデータ操作オペレーションをデータ上で同時に実行してもよい。データ操作オペレーションを実行するデータ変更エンジンは、データ操作オペレーションの間に外部メモリへのアクセスを回避するために局所ＲＡＭを使用する、ＤＭＡコントローラ上で実施されてもよい。 （もっと読む）

【課題】リング型のデータ処理装置内に処理待ちのデータが停滞することによるデータ処理装置の処理能力の低下を軽減することを目的とする。
【解決手段】メインリング通信手段が、処理識別情報と、処理順序情報と、に応じて、データをメインリングバスに送信するか、サブリングバスに送信するかを切り替えることによって課題を解決する。 （もっと読む）

【課題】データ転送処理に関して、効率良くアクセスを行うかによって、システム全体の性能を上げる技術を提供する。
【解決手段】内蔵メモリ（２）と、マスタデバイス（６−１〜６−ｎ、７）から渡されたデータをその内蔵メモリ（２）に転送するメモリコントローラ（３）とを具備するデータ処理装置（１）を構成する。ここで、その内蔵メモリ（２）は、第１データバス幅のデータに対応した第１内蔵メモリと、その第１内蔵メモリと独立に動作する第２内蔵メモリとを含むことが好ましい。そして、そのメモリコントローラ（３）は、そのマスタデバイス（６−１〜６−ｎ、７）から供給されたデータのデータバス幅が、その第１データバス幅を超えるとき、その第１内蔵メモリとその第２内蔵メモリとをあわせて単一のメモリデバイスとして機能させる。 （もっと読む）

【課題】データの転送時間を短縮する。
【解決手段】データをメモリ２２に転送するデータ転送部１５と、前記データを解析する解析部２１と、解析部２１がメモリ２２から読み込むアドレス空間と、データ転送部１５がメモリ２２に書き込むアドレス空間が重複しないように調停する調停部２４とを備える。調停部によって、解析部２１がデータ解析を行っているのと並行して、メモリにデータを転送できるため、データの転送開始からデータの解析終了までの時間を短縮することができる。 （もっと読む）

【課題】スケーラブルなバス構造を提供する。
【解決手段】バスで接続された送信要素と受信要素を持つ処理システムが開示される。該バスは第１チャネルと第２チャネルを伴って構成される。送信要素は、読み出し及び書き込みアドレス情報と読み出し及び書き込み制御信号と書き込みデータを第１チャネル上でブロードキャストするよう構成される。該送信要素は、該第１チャネル上でブロードキャストされた、読み出し及び書き込みアドレス情報と読み出し及び書き込み制御信号と書き込みデータを受信要素が区別できるよう、受信要素へ信号で知らせるようにも構成される。受信要素は、書き込みアドレス情報と書き込み制御信号に基づき第１チャネル上でブロードキャストされた書き込みデータを格納し、読み出しアドレス情報と読み出し制御信号に基づき読み出しデータを引き出し、引き出された読み出しデータを第２チャネル上でブロードキャストするよう構成される。 （もっと読む）

【課題】 外部メモリへの効率的なアクセスが可能なマルチプロセッサを提供することである。
【解決手段】 ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 （もっと読む）

【課題】
データ転送要求によって主記憶装置に書き込まれるべきデータが、関係する全てのソフトウェアによって読み出せるようになった段階で、ソフトウェアがデータ転送の完了を認識できるようにする。
【解決手段】
複数のインタフェースを介してコンピュータと接続するデータ転送装置において、主記憶装置に対するデータの書き込み完了通知を複数の部分完了通知に分割して定義し、複数のインタフェースのそれぞれから部分完了通知を主記憶装置に書き込む。コンピュータ上で動作するソフトウェアは、その完了通知を構成する全ての部分完了通知が主記憶装置から読み出せた段階で、当該完了通知が読み出せたものと見做し、データの転送が完了したと判断する。 （もっと読む）

【課題】 データフローの分岐・統合、複数データフローの同時実行、処理モジュールの時分割多重処理等、複雑なデータフローを実現する。
【解決手段】 複数の通信部にてリングバスを構成する。通信部に処理モジュールを個々に接続し、通信部の入力部および出力部に処理データの論理的な接続を識別するための接続ＩＤを格納し、通信部からデータを出力する際、通信部の出力部に格納された接続ＩＤをデータに付加してリングバスに出力する。通信部の入力部では、入力されたデータに付加されている接続ＩＤを格納されている接続ＩＤと比較し、接続ＩＤが一致したデータを前記モジュールに取り込むことで、所望のデータフローを構成する。さらに、通信部に複数の接続ＩＤをセットすることで、処理モジュールの時分割多重処理や通信部の共有を実現する。 （もっと読む）

【課題】システムバス、メモリバス、プロセッサバスの各バスの使用効率を最大とする情報処理装置のバスシステムを提供する。
【解決手段】プロセッサ101に接続のプロセッサバス111と、メインメモリ104に接続のメモリバス112と、入出力デバイス105に接続のシステムバス113とが三叉路接続コントロール手段103に接続される。該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。該三叉路接続コントロール手段103は、各バス111、112、113のデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチを有する。 （もっと読む）

【課題】固定優先順位バスアクセス調停方式を用いる階層バス構造において、システム動作に応じて優先順位が更新される場合においても、バスアクセス要求の調停を正確に実行する。
【解決手段】複数の上位階層バス回路（６Ａ，６Ｂ）各々において、対応のバスマスタ群（２Ａ，２Ｂ）に含まれるバスマスタのアクセス要求を優先順位に従って調停し、アクセス要求が許可された選択バスマスタの優先順位情報を示す優先順位伝達信号（ＰＲＡ，ＰＲＢ）を下位階層のバスコントローラ（１０）へ転送する。下位階層バス回路（９）において、下位バスコントローラが、転送された優先順位伝達信号（ＰＲＡ，ＰＲＢ）に従ってアクセス要求の調停を実行して、優先順位の高い上位階層バス回路またはバスマスタを選択する。 （もっと読む）