【課題】プロトコルに従ってアクセスを行うアービタとバスマスタとの間の入出力信号のタイミングの制約を改善することができる信号転送回路を提供する。
【解決手段】バスマスタから入力されたメモリへのアクセス要求をアービタに中継する際に、入力されるアクセス要求入力信号およびメモリアドレス入力信号のタイミングを整えたアクセス要求出力信号およびメモリアドレス出力信号を出力すると共に、アービタから入力されるアクセス許可入力信号に先行して、アクセス許可出力信号をバスマスタに出力する制御信号転送部と、データをバスマスタまたはアービタに中継する際に、入力されるそれぞれのデータ入力信号のタイミングを整えたそれぞれのデータ出力信号を、バスマスタまたはアービタに出力すると共に、アービタから入力されるデータ有効期間入力信号のタイミングを整えたデータ有効期間出力信号をバスマスタに出力するデータ信号転送部と、を備える。 （もっと読む）

【課題】バスのロックを自動的に解除することによってユーザーの利便性を向上させることが可能な情報処理装置を提供する。
【解決手段】この情報処理装置では、バス制御部１４０は、複数のデバイスのうちのいずれかのデバイスが他のデバイスに処理要求を行った後に、処理要求元のデバイスまたは処理要求先のデバイスからバス１に対して処理完了を示す完了信号の送信が無いことに起因するバス１のロックを検知したとき、完了信号をバス１に対して代理で送信する。 （もっと読む）

【課題】 転送装置から転送されてくる画像データを効率的に処理できる情報処理装置およびメモリ管理方法を提供することを目的とする。
【解決手段】 実施形態によれば、情報処理装置は、メモリと、テーブルと、変更手段と、通知手段とを有する。メモリは、複数の画像データを保持する複数のバッファ領域を有する。テーブルは、複数のバッファ領域を画像データが書き込まれる受信バッファと画像データを保持する保持バッファとに割り当てる。変更手段は、前記受信バッファに書き込まれた画像データを保持する場合、前記保持すべき画像データが書き込まれた受信バッファと保持バッファとを入れ替える。通知手段は、変更手段により受信バッファと保持バッファとを入れ替えた場合、変更後の受信バッファを示す情報を画像転送元へ通知する。 （もっと読む）

【課題】外部からバス使用量を制御できない管理外モジュールを有する場合であっても、バス上のデータ転送量がバス帯域を超えることを抑制可能なバス制御装置を提供する。
【解決手段】本発明にかかるバス制御装置は、情報処理装置に対してバス制御を行うバス制御装置であり、バス監視部と、制御部を有する。情報処理装置は、バスと、外部によりバスの使用量が制御できない管理外モジュールを１つ以上含む管理外ブロックと、外部によりバスの使用量が制御できる管理内モジュールを１つ以上含む管理内ブロックとを備える。制御部は、バス監視部が得たデータ転送量と、管理内ブロックによるバスの使用量とから管理外ブロックによるバスの使用量を算出すると共に、算出した管理外ブロックのバスの使用量と、管理内ブロックによるバスの使用量との和が第１の閾値以下になるように、管理内ブロックによるバスの使用量を制御する。 （もっと読む）

【課題】一つのチップの機能ブロックから別のチップの機能ブロックへデータを転送する場合に、予め定められた機能ブロックからのデータについては、転送遅延が生じないようにする。
【解決手段】監視部３７は、第１の送信バッファ２５に蓄積されているデータ量が、所定のしきい値を超えていれば、第１のチップ１１と第２のチップ１３との間でデータの転送遅延が発生するとみなす。しきい値を超えれば、第２にチップ１３に配置された複数の第２の機能ブロックのうち予め定められた第２の機能ブロックについては、第２のチップ１３において、第２の送信バッファを経由させずに第２の追越用ラインを経由させ、第１のチップ１１において、第１の受信バッファ３５を経由させずに第１の追越用ライン３９を経由させて、宛先となる第１の機能ブロック１９へ転送させる。 （もっと読む）

【課題】スケジューリングテーブルや入出力データバッファからデータを読む際に一過性の入出力エラーが発生しても誤った入出力データの転送を回避する。
【解決手段】制御部１３０は、データ転送に先立ち、スケジューリングテーブル１２ａの先頭位置に予め設定された、読み出したデータが目的のデータであることを示す第１の特定の情報と、入出力データバッファ１２ｂの先頭位置に予め設定された第１の特定の情報とを照合し、更に、スケジューリングテーブルの任意の位置に予め設定された、ポインタが所望の位置にあることを示す第２の特定の情報と、入出力データバッファの任意の位置に予め設定された第２の特定の情報とを照合し、共に一致した場合にデータ転送を許可する。 （もっと読む）

【課題】記憶装置と接続する情報処理装置などで発生するノイズの影響を受けることなく、記憶装置の状態を制御する。
【解決手段】記憶装置４５０と接続する信号線を介して、記憶装置４５０の状態を設定する第１の設定手段と、制御装置４３０に接続される第１の伝送路を介して、記憶装置４５０の状態を設定する第２の設定手段と、第１の伝送路を介して制御装置に接続されると共に、第２の伝送路を介して演算装置４２０と接続され、第１の伝送路と第２の伝送路とを切り替えて、制御装置４３０あるいは演算装置４２０の一方を、記憶装置４５０と通信可能に接続する切り替え手段４４０と、を備える。 （もっと読む）

【課題】Ｉ２Ｃバスフリーズの原因となったスレーブ装置を速やかに特定する。
【解決手段】プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。従プロセッサ１１０、１ｍ０のいずれかに切り替わったときにＩ２Ｃバスがフリーズしていた場合、取得済みスレーブアドレスに基づいてバスフリーズ原因のスレーブ装置を特定する。また、特定したスレーブ装置のみに対してリセットをかけることで、Ｉ２Ｃバスフリーズから復帰する。 （もっと読む）

【課題】誤り訂正が発生したとしてもデータ伝送が待たされる時間を少なくし、データ転送に要する時間を短縮することが可能なデータ転送装置、メモリ制御装置、およびメモリシステムを提供する。
【解決手段】データ転送元の第１メモリ装置２００の第１メモリアドレスと、データ転送先の第２メモリ装置の第２メモリアドレスと、転送データに誤りが検出されたか否かを示す誤り信号と、誤り訂正が完了して第２メモリ装置１０６に格納しているデータが有効であるか否かを示す有効信号を記憶する領域を複数含むデータ情報記憶領域１０９と、第２メモリ装置に格納しているデータのうち、データが有効であるメモリのアドレスである第２メモリ有効アドレスを出力し、第２メモリ装置の第２メモリ有効アドレスからデータを読出し、読出したデータと共に、第２メモリ有効アドレスに対応する第１メモリ装置のアドレスを転送する制御部１０８とを有する。 （もっと読む）

【課題】データの転送元領域と転送先領域とが重なった場合において、バースト転送機能を用いて転送を行った場合であっても、データ破壊の発生を防止することを目的とする。
【解決手段】転送元領域から読み出したデータをバッファ領域へ一旦書き込み、バッファ領域に書き込まれたデータを転送先領域へ書き込む。この際、データの書き込みを完了したバッファ領域におけるアドレス値と、データを読み出そうとしているバッファ領域におけるアドレス値との大小関係に基づき、バッファ領域からのデータ読み出しを制御する。 （もっと読む）

【課題】一方のコアから他方のコアに割込みによりイベントを通知する際、イベントの誤通知を検知できるマイコンを提供すること。
【解決手段】第１のコア５２と第２のコア５３間で通信する通信手段４３と、第１のコアと第２のコアが共有する共有メモリ５１と、外部信号を取得して第１の処理を実行し、第１の処理毎に所定情報を共有メモリに書き込む第１の処理手段５５と、通信手段を介して第２のコアに処理要求を出力する処理要求手段３３と、処理要求をトリガーに第２の処理を実行する第２の処理手段５６と、を有するマイコン１００において、第２のコアは、処理要求を受け付けた場合、共有メモリから最新の所定情報と前回の所定情報を読み出し、最新の所定情報と前回の所定情報に規定された関係がある場合のみ、第２の処理手段に第２の処理の実行を許可する比較手段５７、を有する。 （もっと読む）

【課題】、ＤＭＡ実行中の転送元および転送領域へのメモリアクセスによる誤動作継続防止を目的とする。
【解決手段】同一のシステムバスを用いて、ＤＭＡおよびメモリアクセスの転送制御を行うＤＭＡコントローラであって、ＤＭＡにおける転送元のアドレス範囲、およびＤＭＡにおける転送先のアドレス範囲が格納される各レジスタ２２〜２５と、メモリアクセスにおけるデータ転送を行うためのアドレスが、システムバス上に指定されると、指定されたアドレスが、ＤＭＡの転送元のアドレス範囲内、もしくはＤＭＡの転送先のアドレス範囲内のアドレスである場合、メモリアクセスにおけるデータは、不正アクセスである旨の不正アクセス警告信号を出力する不正アクセス検出回路１と、を有することを特徴とする。 （もっと読む）

【課題】スプリットトランザクションにより複数のスレーブへの同時アクセスを許容したシステムにおいて、デッドロックの発生を防止する。
【解決手段】先行トランザクション情報管理部４１０は、対応するマスタから複数のスレーブの何れかに先に発行された先行トランザクション情報を管理する。発行停止判定部４２０は、先行トランザクション情報に基づいて、対応するマスタから新たに発行されたトランザクションがデッドロックの要因になるか否かを判定する。レスポンス出力制御部４３０は、先行トランザクション情報に基づいて、対応するマスタへ返送すべきレスポンスを制御する。退避バッファ４７０は、先行トランザクションに対する複数のスレーブからのレスポンスが予め期待された順序とは異なる順序で戻ってきた場合に、そのレスポンスを退避する。 （もっと読む）

【課題】I2Cバス接続された周辺部品がBus-Busyとなった場合でも、システム全体が動作し続けることができるようにすること。
【解決手段】本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。I2C故障検出制御モジュール２６は、バッファ２４で受けた値が、Highレベルか、それともLowレベルであるかを判断するH/Lレベル検出部３０と、Lowレベルの持続時間を測るLowレベル検出時間計測部３1と、ＳＷ２５をON/OFF制御するI2Cバス切断制御部３２と、Pull抵抗制御部３３と、を備える。 （もっと読む）

【課題】データ通信時の異常発生を低減する。
【解決手段】光伝送媒体と接続可能なＱＳＦＰコネクタ３０１、３０２と、機器と接続可能なカードエッジ３３０と、カードエッジ３３０に対して送受信される電気信号を中継するスイッチ／ブリッジ３２０と、光伝送媒体により伝送された光信号を変換した電気信号をＱＳＦＰコネクタ３０１、３０２から入力し、入力した電気信号の電気的特性を調整してスイッチ／ブリッジ３２０に出力するリピータ３１１、３１２と、を備え、スイッチ／ブリッジ３２０は、調整された電気信号をカードエッジ３３０に中継し、カードエッジ３３０から入力した電気信号をＱＳＦＰコネクタ３０１、３０２に中継する。 （もっと読む）

【課題】優先順位の高い要求に対するデータ転送性能を保証できるようにする。
【解決手段】アービタによる複数のＤＭＡＣが発行した要求の調停を禁止する調停禁止期間と、調停を禁止しない調停有効期間とを設け、調停禁止期間と調停有効期間とを繰り返す。アービタは、高優先度のＤＭＡＣが発行した要求に対して、調停禁止期間を無視して当該要求を受け付ける。また、調停禁止期間と調停有効期間とが繰り返される調停禁止サイクル有効期間と、調停有効期間のみを含む調停禁止サイクル無効期間とを設け、調停禁止サイクル有効期間の終了後に調停禁止サイクル無効期間を開始させ、低優先度のＤＭＡＣが発行した要求を受け付ける。 （もっと読む）

【課題】バスシステムにおいてスプリットトランザクション実行中の接続機器を、誤動作させることなくバスシステムから切断する。
【解決手段】Ｍ台のマスタ１００がマスタ切断ブリッジ４００を介してインターコネクト３００に接続される。Ｓ台のスレーブ２００がスレーブ切断ブリッジ５００を介してインターコネクト３００に接続される。マスタ切断信号４０９により切断が示されると、対応するマスタ１００に代わってマスタプロトコル整合部４０１がスレーブ２００とのプロトコル上のやりとりを行う。スレーブ切断信号５０９により切断が示されると、対応するスレーブ２００に代わってスレーブプロトコル整合部５０１がマスタ１００とのプロトコル上のやりとりを行う。マスタ１００またはスレーブ２００は任意のタイミングで切断および再接続される。 （もっと読む）

【課題】スケルチ検出回路の回路規模を小さくすると共に、設計のために要する負荷小さくする。また、パケットを受信する後段の機器に対してのドリブルビットの伝播をなくす。
【解決手段】第１のパケットを受信する第１のポートと、第２のパケットを送信する第２のポートと、前記第１のパケットの終了コードである第１のコードを検出する第１の制御部と、前記第２のパケットの終了コードである第２のコードを生成する第２の制御部と、を含み、前記第２のパケットは、前記第１のパケットとして受信したデータの前記第１のコード以降のデータを前記第２のコードに置き換えたものであることを特徴とするデータ転送制御装置を提供する。 （もっと読む）

【課題】長距離及び高周波数伝送が必要な場合に、振幅が減衰した信号とノイズを区別し、ノイズによる誤動作を防ぐ。
【解決手段】計算機モジュール１１０及びI/Oモジュール１２０の中継バッファ６００，６０１，６０２，６０３は、それぞれPCIeインターフェース１６１，１６２の信号振幅を判断して信号とノイズを区別し、出力信号のＯＮ／ＯＦＦを制御するノイズフィルタ回路を有する。I/O HUB３００及びPCIeスイッチ４００は、通信モードに応じて、中継バッファのノイズフィルタ回路の有効／無効を切り替え、通信速度が高速の時にはノイズフィルタ回路を無効にする。ケーブル抜去検出回路１１５，１２５は、PCIeケーブル１５１の抜去をI/O HUB３００及びPCIeスイッチ４００に通知し、PCIのグリッチによるノイズによる誤作動を抑止する。 （もっと読む）

【課題】バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。
【解決手段】第１バスに接続された主機器から供給されるクロック、当該クロックに同期して主機器から送信されるデータを受信する主側受信部、主側受信部でデータが受信された場合に主機器の通信動作を一時停止させる主動作停止部、第２バスに接続された従機器に対し、主側受信部で受信されたクロック及びデータを送信する従側送信部、従側送信部で送信されたクロックに同期して従機器から送信されたデータを受信する従側受信部、従側受信部でデータが受信された場合に主機器の通信動作を再開させる主動作再開部、主動作再開部により通信動作が再開された主機器から供給されるクロックに同期して従側受信部で受信されたデータを主機器に送信する主側送信部を備える信号処理装置が提供される。 （もっと読む）