【課題】データ転送をより柔軟に行えるデータ転送装置及びデータ転送方法を提供する。
【解決手段】転送データサイズの上限値を設定可能なレジスタと、この上限値と外部から送られた転送サイズとを比較し、この転送サイズがレジスタ設定値より大きい場合、この転送サイズを減少させる機構とを備えるデータ転送装置。また、レジスタに設定値を設定し、転送データサイズの上限値を設定し、この上限値と外部から送られた転送サイズとを比較し、この転送サイズが前記設定値より大きい場合、この転送サイズを減少させるデータ転送方法。 （もっと読む）

【課題】送信データの書き込み要求と、受信データの読み出し要求とが重複して発生しているときに、受信データによるメモリオーバーを起こすことなく、送信データの書き込みと受信データの読み出しとからなる一連の処理を行う時間を短縮することができるインタフェース装置を提供する。
【解決手段】調停部２４は、送信データの書き込み要求と、受信データの読み出し要求とが重複して発生して、書き込み要求を読み出し要求に優先して有効としている間において、送信データ記憶部２０に記憶されている送信データのデータ量が予め設定された第１データ量を超えており、且つ、受信データ記憶部２２に記憶されている受信データのデータ量が、記憶容量未満の範囲で予め設定された第２データ量を超えているときには、書き込み要求を有効とすることを中断して、一時的に読み出し要求を書き込み要求に優先して有効とした後に、書き込み要求を有効とすることを再開する。 （もっと読む）

【課題】主制御装置にて現在実行中の処理を中断することなく、割込み要求の制限を動的に行うことの可能な半導体装置を提供する。
【解決手段】主制御装置に割込み要求信号を出力する複数の機能回路を備える半導体装置であって、前記主制御装置の負荷状態を検出する負荷状態検出部と、前記負荷状態の検出結果に応じて前記割込み要求信号の出力を制限する割込み制御部とを備える。 （もっと読む）

【課題】集積回路において処理に必要な時間を確保しつつ、集積回路同士のバスにおけるデータ転送能力の向上を可能とすること。
【解決手段】集積回路システム１であって、第一バス幅を有する第一データバスに接続されデータ送受信に第一時間を要する第一集積回路２０と、第一バス幅よりも広い第二バス幅の第二データバスに接続されデータ送受信に第一時間よりも長い第二時間を要する第二集積回路４０と、第一データバス及び第二データバスに接続されそれぞれのバスを介して第一集積回路及び第二集積回路とデータを送受信する中継回路３０とを備える。 （もっと読む）

【課題】 割り込み信号の周期が正常であるか否かの検証が容易な制御装置を提供する。
【解決手段】 第１タイマ回路５１、第２タイマ回路５３、第３タイマ回路５５を備え、これらのタイマ回路から出力される割り込み信号により割り込み処理を実行するマイコン１４であって、基準となる割り込み信号を送出する第１タイマ回路５１と、第１タイマ回路５１から送出された基準となる割り込み信号に基づいて割り込み処理の処理タイミングを判定し、処理タイミングとなると割り込み信号の送出命令を第２タイマ回路５３、第３タイマ回路５５に出力するソフトウェア処理部１４と、割り込み信号の送出命令を受信して、ソフトウェア処理部１４に割り込み信号を送出する第２タイマ回路５３、第３タイマ回路５５とを有する構成としている。 （もっと読む）

【課題】本発明は、予め固定された優先順位を用い、かつ当該優先順位の他には資源要求装置間の関係を関知することなく、各資源要求装置へのサービス品質を管理する資源要求調停装置を提供する。
【解決手段】本発明の資源要求調停装置において、リクエストマスク部５０、５１は、それぞれメモリアクセス要求部８０、８１が必要最小頻度を超えて発行したメモリアクセス要求ＲＥＱをマスクし、調停部４０は、リクエストマスク部５０、５１によってマスクされなかったメモリアクセス要求ＲＲＥＱの一つを、予め固定された優先順位に従って承認する。これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 （もっと読む）

【課題】プライオリティエンコーダの設定をダイナミックに変化させることにより、割込動作効率の向上を図る。
【解決手段】タイマ４は、一定時間αごとに比較演算機能部９に対して、トリガをかける。ＩＮＴＡ用カウンタ５は、ａ−１．割込（ＩＮＴＡ）の割込回数をカウントするもので、同様にＩＮＴＢ〜ＩＮＴＤ用カウンタ６〜８も同様の機能を有している。比較演算機能部９は、タイマ４からのトリガによりＩＮＴＡ〜ＩＮＴＤ用カウンタ５〜８のカウンタ値を読み込み、各割込要素の大小を比較し、この大小の比較結果によりプライオリティエンコーダ３のプライオリティ順位を、比較演算機能部９が変更する。例えば、最大値カウント順に設定するように考慮した場合は、カウント数の大小が、ＩＮＴＢ＞ＩＮＴＤ＞ＩＮＴＡ＞ＩＮＴＣであった場合、プライオリティエンコーダ３の設定例のように、エンコードされる。 （もっと読む）

【課題】周辺回路による割込み、メモリバス帯域の利用や、データの処理スループットに制限をかける事により、周辺回路とホストＣＰＵによるデータ処理量がバランスする様に容易に制御可能であるホスト負荷調整機能付周辺回路を提供する。
【解決手段】ホスト負荷調整機能付周辺回路１０５が発生する割込み要求１１３の間隔の最小値を設定するための調整制約設定部１２１と、割込み要求１１３の発生タイミングをカウントするための周期カウンタ１２４とを備え、周期カウンタ１２４の値と調整制約設定部１２１に設定された間隔とを比較することにより、設定間隔より短い間隔で発生する割込み要求１１３を抑制する。 （もっと読む）

【課題】デジタル音声処理回路を有する基板間の制御信号の双方向通信ができ、配線数が少なく、音声信号との干渉による問題がないデジタル音声信号処理装置における制御信号調停方法を提供する。
【解決手段】少なくとも２枚以上のモジュール２０を有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュール２０に分配され、前記ワードクロックに同期させてモジュール２０間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインＬａへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を共有バスラインＬａへ送信し、かつ受信権を得たときのみ制御信号を受信する。 （もっと読む）

【目的】簡単な回路構成により信号バスの占有権を複数のデバイス間で調停することのできる信号バス占有調停方法及びデータ転送装置を提供する。
【構成】少なくとも１つの信号バスと、各々が占有許可信号に応じて該信号バスを占有し、これを介してデータ転送をなす複数のデバイスとを含むデータ転送装置における信号バス占有調停方法及びデータ転送装置であり、所定カウント区間内にある各カウント値を時間経過に従って巡回する現在カウント値を保持すると共に、該デバイス毎に、該カウント値の何れかと一致する少なくとも１つの許可タイミングカウント値を保持し、該デバイスのうちの１のデバイスが生成した占有要求信号に応じて、該現在カウント値と該１のデバイスの許可タイミングカウント値とを比較し、双方の値が一致した場合にのみ該１のデバイスに該占有許可信号を供給する。 （もっと読む）

【課題】複数のデバイスが特定リソースを使用する際のリソース使用周期の始点が既知でない場合でも、あるデバイスに対し特定リソース使用の即応性を考慮しつつリソース使用に一定の制限をかけることによって、別のデバイスに対し所定周期毎に一定時間のリソース使用を保証し得るリソース使用管理装置を提供する。
【解決手段】リソース使用管理装置を適用したバス調停装置５００の検出部５１０は、プロセッサ６０に対しメモリ８０へのアクセスが許可されたことを検出し、カウンタ１３０の値を１つ減少させ、遅延回路１１０の計時を行っていないタイマに計時を開始させる。計時を開始したタイマが、所定周期時間を計時すると、遅延回路１１０は、カウンタ１３０の値を１つ増加させる。制御部５２０は、カウンタ１３０の値が０より大きい場合にプロセッサ６０に対しメモリ８０へのアクセスを許可する。 （もっと読む）

【課題】優先順位の基に複数のマスタがアクセスする場合、所定の期間においてより確実にアクセスするとともに、いずれのマスタもアクセスできない期間をより少なくする。
【解決手段】複数のデバイスにあらかじめ定められている優先順位に基づいて、バスなどの共通の通信経路を介して、複数のデバイスの間の通信を制御するとき、変更部１７１は、複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、カウンタ制御部１５４は、所定の期間の長さを制御する。本発明は、例えば、デジタルビデオカメラに適用することができる。 （もっと読む）

【課題】システムスループットの向上を図る。
【解決手段】マスター（１０１ａ〜１０１ｆ）から発行されるリクエスト回数に応じてマスターグループ化回路（１０５）により上記マスターがグループ化され、上記マスターグループ化回路の出力情報を用いてアービトレーション回路（１０６）により上記マスターの優先順位が動的に変更されるため、マスターは、上記リクエスト回数に応じてグラント信号（１０８）を受け取ることができる。これにより、複数のマスター間でのバス占有の偏りを緩和することができ、マイクロコンピュータ（１００）におけるシステムスループットの向上を達成することができる。 （もっと読む）

【課題】次のＤＭＡ転送を設定可能にするとともに、設定された次のＤＭＡ転送が転送前に上書きされることを防ぐ。
【解決手段】ＤＭＡＣ２０は、カレント転送設定レジスタ３１−３３と、ネクスト転送設定レジスタ４１−４３とを備える。カレント転送設定レジスタ３１−３３は、カレント転送設定として、カレントのＤＭＡ転送にかかる転送元アドレスと転送先アドレスと転送回数とをそれぞれ記憶する。ネクスト転送設定レジスタ４１−４３は、カレント転送設定レジスタに記憶されたカレント転送設定によるＤＭＡ転送が完了した後に行われるＤＭＡ転送の転送設定をネクスト転送設定として記憶する。さらに、各ネクスト転送設定レジスタに対して、書込みを制御するフラグが設けられている。 （もっと読む）

【課題】１個のモジュールから共通バスを介してデータ信号が転送されている際に、複数のモジュールからデータ信号の転送要求が競合しても、データ信号の転送エラーが生じないデータ転送処理装置を提供する。
【解決手段】データ転送処理装置である画像処理回路１０において画像処理モジュールＡ１３から共通バス１６を介してフレームメモリ１８にデータ信号が転送されている間に、モジュール１４、１５から順にデータ信号の転送要求が出力された場合、モジュールＢ１４とモジュールＣ１５の待機許容時間の残り時間を比較し、短い方をデータ信号の転送について優先する。同時にこの優先されたモジュールの待機許容時間の残り時間以内に転送できる数にモジュールＡ１３からのデータ信号のバースト数を設定する。転送しきれなかったデータ信号は、他のモジュールのデータ信号を転送した後、続きから転送される。 （もっと読む）

【課題】回路変更や大規模なバッファが不要で、簡単な制御により３つ以上の転送要求に対する処理をも実現できるデータ転送装置およびデータ転送システムを提供する。
【解決手段】データ転送装置４が、マスタ装置２からの転送要求ＲＥＱに対するスレーブ装置３−１または３−２からの応答信号ＡＣＫの入力ごとにカウントアップし、データ転送監視部４３からのデータ転送完了信号ＴＲＦＥを入力するとカウントダウンする転送要求カウンタ４１と、転送要求カウンタ４１のカウント値および現在転送対象のスレーブ装置に関する情報に基づいて転送要求対象のスレーブ装置を判定して選択し、マスタ装置２とスレーブ装置３−１または３−２を接続するアドレスデコーダ・セレクタ４２と、マスタ装置２のＤＭＡＣ２２による転送要求に対するデータ転送の終了を監視し、転送完了信号ＴＲＦＥを転送要求カウンタ４１に出力するデータ転送監視部４３とを有する。 （もっと読む）

【課題】ハードウェアの規模をあまり増大させずに、ＤＭＡエンジン数や転送データ数を増加することが可能なＤＭＡデータ転送装置を提供する。
【解決手段】ＤＭＡデータ転送装置は、メモリ１３又は３０と、通信コントローラ１５と、各々がメモリ１３又は３０から通信コントローラ１５へのＤＭＡによるデータ転送を行う複数のＤＭＡエンジン１２０を備えるＤＭＡコントローラ１２と、ＤＭＡ制御部１１とを備える。ＤＭＡ制御部１１は、ＤＭＡエンジン１２０が転送可能なサイズになるように転送データの分割サイズを決定し、ＤＭＡコントローラ１２にＤＭＡによるデータ転送の指示を出し、ＤＭＡによるデータ転送を制御する。ＤＭＡ制御部１１は、データ転送の終了を判断するための判断情報を、通信コントローラ１５に送る。通信コントローラ１５は、ＤＭＡ制御部１１から送られた判断情報に基づいて、データ転送の終了判定を行う。 （もっと読む）

【課題】特定のバスマスタが一定期間中に一定量以上のアクセスを確実に行うことが出来る。
【解決手段】
複数のマスタ接続ポート１１〜１３から、１つのスレーブ接続ポート１５Ａヘアクセス要求が同時に発生した場合に、優先度の低いマスタ接続ポート１２，１３からのアクセス（アクセス要求信号Ｓ２１−２，Ｓ２１−３）は、スレーブ接続ポート１５Ａ内のＡＮＤゲート２３，２４によりマスクされ、リアルタイム処理が要求される（優先度の高い）マスタ接続ポート１１からのアクセス（アクセス要求信号Ｓ２１−１）が、バス制御回路２２の出力信号Ｓ２２ｇにより優先的に選択される。リアルタイム処理に要求される転送回数が一定期間内に完了すると、出力信号Ｓ２２ｇにより、他のマスタ接続ポート１２又は１３からのアクセスが優先して選択される。 （もっと読む）

【課題】
転送効率がより向上したバス制御システムを提供することを目的とする。
【解決手段】
本発明に係るバス制御システムは、共通バス１１０に接続されたバスマスタ１１１，１１２と、バスマスタ１１１との間でアービトレーション方式によってデータ転送を行うバススレーブ１２１とを備えたバスシステム１であって、バススレーブ１２１に接続され、データ転送を制御するライブ・ロック制御回路２０２を備え、当該ライブ・ロック制御回路２０２は、バスマスタ１１１に対するリトライ応答をカウントし、当該カウント数に応じてバスマスタ１１１のアクセス要求を優先的に受付ける優先設定を行うものである。さらに、このライブ・ロック制御回路２０２は、当該バスマスタ１１２からアクセス要求を受けた場合には、バスマスタ１１２に対してリトライ応答を行う。 （もっと読む）

【課題】 ＤＭＡにおいて、アドレスを指定するための処理に起因して、高速なデータ転送の実現に足かせとなることがある。
【解決手段】 メモリ制御装置１０は、バースト転送機能を有するＳＤＲＡＭ２４とバッファレジスタ１８または光ディスク２２との間におけるデータの転送を制御する。ＤＭＡコントローラ１４は、ＣＰＵ１２からの指示によりＳＤＲＡＭ２４を制御する。ＳＤＲＡＭ２４は、１回のバースト転送の対象となるデータの転送単位の数に対応したアドレス数で構成されたセグメントに区切られている。シーケンサ１６は、バースト転送によってＳＤＲＡＭ２４にデータを書き込むと、そのデータが第１のセグメントと第２のセグメントにまたがって書き込まれることとなる場合、第２のセグメントに書き込まれるべきデータの書込を禁止する制御を行う。 （もっと読む）