【課題】処理の優先度を考慮して印加電圧を制御することにより、半導体装置の消費電力を低下させる。
【解決手段】上位・下位分割器６が、正常に動作するために必要な電圧である正常動作電圧が低い演算器ほど、優先度の高い処理を割り当てる。電源装置２は、正常動作電圧の低さの順位が所定の順位以内の演算器に対しては、印加電圧を当該演算器の正常動作電圧以上に維持し、他の演算器に対しては、所定の場合に、印加電圧を当該演算器の正常動作電圧未満にして、優先度の高い処理を正確に実行することを保証しながら、半導体装置１の消費電力の低減を図る。 （もっと読む）

【課題】パルス信号の長さに依存することなく、MCUコアの消費電力を大幅に削減することを可能とする低消費電力パルス計測方法及びその装置の提供。
【解決手段】信号状態検出回路と、タイマ回路と、パルスカウントプログラムが記憶された記憶装置と、休止モード及び動作モードを有する中央処理装置と、を備えるマイクロコントローラ装置を用い、信号状態検出回路がパルスの立上りを検出すると起動モードに移行させる第１ステップと、立上り時チャタリングガードタイムの経過後、信号状態検出回路に対し設定をした後、休止モードに移行する第２ステップと、信号状態検出回路がパルスの立下りを検出すると起動モードに移行させる第３ステップと、立下り時チャタリングガードタイムの経過後、信号状態検出回路に対し設定をした後、休止モードに移行する第４ステップと、第１〜第４ステップを繰り返し実行する第５ステップと、を有するパルス計測方法及びその装置。 （もっと読む）

【課題】アプリケーションプログラムの完成前に、システム全体の電源回路の最適化が可能なマイクロコンピュータを提供すること。
【解決手段】本発明に係るマイクロコンピュータ１００は、ＣＰＵ１０１と、ＣＰＵ１０１に接続されたバス１０７と、バス１０７に接続される通常動作モードと、バス１０７と遮断される擬似動作モードと、を備える機能ブロック１０３Ａ〜１０３Ｃと、通常動作モードと前記擬似動作モードとのいずれかを選択するための制御信号を出力する選択回路１０２と、を備え、機能ブロック１０３Ａ〜１０３Ｃが、擬似動作モードにおいて消費電流を生成する擬似動作回路１０５Ａ〜１０５Ｃと、を備えるものである。 （もっと読む）

【課題】マイクロアーキテクチャの性能をモニタリングし、そのモニタリングされた性能に基づいてマイクロアーキテクチャをチューニングする方法及び装置を提供する。
【解決手段】シミュレーション、解析上の推論、リタイアメントプッシュアウト測定、全体実行時間、およびインスタンス当たりのイベントコストを決定する他の方法によって性能がモニタリングされる。インスタンス当たりのイベントコストに基づき、マイクロアーキテクチャおよび／または実行ソフトウェアは、性能を強化すべくチューニングされる。 （もっと読む）

【課題】消費電力の低減を可能にするとともに、プログラム開発の複雑化を低減する。
【解決手段】本発明に係るマイクロコントローラ１００は、ＣＰＵ１０３により指定されるアドレスが指定領域１５５の範囲内である場合、ＲＡＭアクセス動作を行い、当該アドレスが指定領域１５５に含まれない場合、フラッシュＥＥＰＲＯＭ１０１からプログラムを読み出すＲＡＭ制御部１０７を備える。ＲＡＭ制御部１０７は、ＲＡＭアクセス動作として、バリッドビット１７１が無効状態を示す場合、フラッシュＥＥＰＲＯＭ１０１からプログラムを読み出し、読み出したプログラムをＲＡＭ１０２に格納するとともに、バリッドビット１７１を有効状態に変更し、バリッドビット１７１が有効状態を示す場合、ＲＡＭ１０２に格納されているプログラムをＣＰＵ１０３へ出力する。 （もっと読む）

【課題】エンディアンを選択するための外部端子を削減することが可能なマイクロコンピュータを提供すること。
【解決手段】フラッシュメモリ１５は、ユーザブートモードで実行されるプログラムおよびそのエンディアン情報が格納されるユーザブート領域と、ユーザモードで実行されるプログラムおよびそのエンディアン情報が格納されるユーザ領域とを含む。データ転送回路２２は、ＣＰＵ１１のリセット解除前に、動作モードに応じてユーザブート領域またはユーザ領域に格納されるエンディアン情報を読み出してＣＰＵ１１に設定する。したがって、エンディアンを選択するための外部端子を削減することが可能となる。 （もっと読む）

【課題】フラッシュメモリーに書き込まれたデータに対して不正リード／ライト動作防止機能を要した集積回路装置及び集積回路装置の制御方法を提供する。
【解決手段】集積回路装置は、電気的に書換え可能な不揮発性メモリー１４と、外部装置からの指示に基づいて不揮発性メモリー１４を書換え可能にする制御回路１０と、を含み、制御回路１０は、外部装置からのシリアルデータを受信するシリアル通信回路１８と、受信したシリアルデータを解析するコマンド解析回路２０と、解析された内容に応じて不揮発性メモリー１４の書換えのための手順制御を行う不揮発性メモリー制御回路２２と、を含み、不揮発性メモリー制御回路２２は、不揮発性メモリー１４の所定のビットを読み出し、不揮発性メモリー１４の所定のビットにプロテクトデータが書かれている場合は、不揮発性メモリー１４の書き込み又は読み出しをプロテクトする。 （もっと読む）

【課題】ＣＰＵによるブートコードの実行速度の高速化とシステムの柔軟性の確保とを両立させつつ、マスタ回路と集積回路とを組み合わせた情報処理システムと、マスタ回路を備えない小規模な情報処理システムとに共用することが容易な集積回路、及びこの集積回路を用いた情報処理システムを提供する。
【解決手段】ＣＰＵと、ＲＡＭと、外部に不揮発性メモリを接続可能なＳＰＩマスタ２３と、ＲＡＭへのアクセスを受け付けるＳＰＩスレーブ２４と、第１ブートモードが設定された場合、開始アドレスを含んで不揮発性メモリをマッピングし、第２ブートモードが設定された場合、開始アドレスを含んでＲＡＭのアドレスをマッピングするアドレスマッピング部２５と、第１ブートモードではリセット信号に応じてＣＰＵのリセットを解除し、第２ブートモードでは第２インターフェース部を介したアクセスに応じてＣＰＵのリセットを解除するリセット制御部２６とを備えた。 （もっと読む）

【課題】半導体集積回路において、スタンバイモードからの復帰時間を短くでき、スタンバイモードからの復帰のための不揮発性メモリなどの付加的な回路は不要で余分なコストが発生しないという利点を維持したまま、スタンバイモードにおける電源電圧をさらに下げることでリーク電流を抑えた低消費電力動作を実現する。
【解決手段】半導体集積回路１００において、複数の内部回路のうちの主要なコア回路の動作モードを、通常動作モードとスタンバイモードとの間で切り替えるモード切替回路１０８と、該モード切替回路に該スタンバイモードを解除するよう指示するスタンバイ解除要因検出回路１０７とを備え、該モード切替回路１０８及び該スタンバイ解除要因検出回路１０７を、該スタンバイモードでのスタンバイ電圧により該システムクロックとは非同期で動作するよう構成した。 （もっと読む）

【課題】ＣＰＵのクロックが停止しているスリープモードにおいて出力端子のレベルを変える機能を有するマイクロコンピュータにおいて、出力端子のレベルを変えるまでの時間と出力端子のレベルを変えてからスリープモードを解除するまでの時間を自在に設定できるようにする。
【解決手段】ＣＰＵと、ＣＰＵのスリープモードの設定と解除を制御するスタンバイ制御部と、出力端子と、第１のタイマと、前記ＣＰＵがスリープモードのときに第１のタイマがあらかじめ定められた計時を行うと、スリープモードを保ったまま、出力端子のレベルを変える出力端子制御部と、スリープモードにおいて出力端子制御部が出力端子のレベルを変えるときに計時を開始する第２のタイマと、を備え、スタンバイ制御部は、第２のタイマが所定の計時を行うとＣＰＵのスリープモードを解除する。 （もっと読む）

【課題】マイクロコンピュータのＣＰＵが動作している間のマイクロコンピュータの異常を確実に監視することのできる電子制御装置、及び異常監視方法を提供する。
【解決手段】マイクロコンピュータ１１と、異常監視を許可または禁止する監視制御信号により異常監視が許可されているときに、マイクロコンピュータ１１から出力されるパルス信号に基づいてマイクロコンピュータ１１の異常を検出する異常監視回路１３とを備えている電子制御装置１０であって、マイクロコンピュータ１１のＣＰＵ１１１の動作を停止させる制御信号の出力状態に応じて監視制御信号の出力状態を切り替える監視制御回路１１４を、マイクロコンピュータ１１に備えている。 （もっと読む）

【課題】書き込み処理プログラムをオンチップ不揮発性メモリに保持させたとき、書き込みの信頼性を向上させる。
【解決手段】データ処理装置は、中央処理装置、揮発性メモリ（ＲＡＭ）、書き込みプログラムとそれを揮発性メモリへ転送する転送制御プログラムを格納する第１記憶領域と、それを中央処理装置に実行させて情報が書き込み可能にされ、かつ第１動作モードにおいて中央処理装置が処理する制御プログラムを格納する第２記憶領域とを有する電気的に書き込み可能な不揮発性メモリ、及び第１動作モードにおいて中央処理装置によって制御情報（ＳＣＯ）が設定される記憶回路（ＦＣＣＳ）を有する。記憶回路への制御情報の設定に応答して中央処理装置は転送制御プログラムを実行して書き込みプログラムを揮発性メモリへ転送し、揮発性メモリへの書き込みプログラムの転送の完了に応答して制御プログラムを実行する第１動作モードへ中央処理装置を復帰させる。 （もっと読む）

リセット状態を識別する方法は、格納された値が特定の値と等しいかどうかを判定するステップと、格納された値が特定の値と等しくない場合に第１のモードを実行するステップと、格納された値が特定の値と等しい場合に第２のモードを実行するステップを有する。第２のモードは、格納された値を特定の値とは異なる値に設定するステップも含む。
（もっと読む）

マイクロコントローラまたはこれに類似の計算リソース、およびコンフィギュラブルロジックデバイスを含むマイクロコントローラ製品の高速作成およびコンフィギュレーションに適している方法および装置につき説明する。本発明の種々の実施形態は、新規なマイクロコントローラベースの製品および製品のファミリーを、高速かつコスト効率の良いやり方で開発し、これにより、このような製品を早期に市場に出すことを可能にする。本発明は、既存のマイクロコントローラブロックおよび既存のコンフィギュラブルロジックデバイスを組み合わせて、マイクロコントローラブロックがコンフィギュラブルロジックデバイスのコンフィギュレーションを行って、マイクロコントローラベースの製品に所望されるユニークなハードウェア特性を形成するように動作可能なユニークな製品を生成する。マイクロコントローラブロックは、製品がリセットされるとき、および／または電源投入の状態が認識されるときに、コンフィギュラブルロジックデバイスのコンフィギュレーションを行う。
（もっと読む）

【課題】簡略なインターフェイスにより、マイクロコンピュータに内蔵されるフラッシュメモリの書換え処理時間を短縮する。
【解決手段】マイクロコンピュータ１０１に接続された書換え装置１１３からデータを受け取るシリアル通信部１０３と、シリアル通信部１０３が受け取ったデータを格納するＲＡＭ１０４と、ＲＡＭ１０４から転送されるデータにより内容が更新されるバッファメモリ１０５とを備え、バッファメモリ１０５に格納されたデータを用いてフラッシュメモリ１０２の書換えを実行し、フラッシュメモリ１０２の書換え実行中でないときにのみバッファメモリ１０５の内容を更新するように制御することで、シリアル通信とフラッシュメモリ書換えを並列に処理する。 （もっと読む）

【課題】タイマとチッカとを分離し、タイマをチッカに動的に登録することで、必要最小限のタイマだけを扱うことを可能にし、ＣＰＵのメモリ使用量を大きく低減する。
【解決手段】アプリケーションApplicationは、タイマTimerに対して目標時間を指定して時間計測の開始を指令する。タイマTimerは、目標カウント値を設定して自身をチッカTickerに登録する。チッカTickerは、タイマTimerを自身に登録する。タイマフレームワークTimerFrameworkは、チッカTickerに対してタイマTimerを進める指令を実行する。チッカTickerは、自チッカTickerに登録されているタイマTimerを進める。タイマTimerが、チッカTickerからのチック数を演算することにより目標カウント値に達したときに、チッカTickerから自身の登録を抹消して、アプリケーションApplicationに対して目標時間を計測したことを通知する。 （もっと読む）