【課題】複数の内部モジュールから異なる外部バス空間へ同時に書き込みアクセスがあった場合に、内部バスが待ち状態になる頻度を低下させ、内部バスのパフォーマンスを向上させること。
【解決手段】アクセス制御装置は、内部バス３０５と、外部デバイスとのデータの送受信を行うための外部バスと、外部バスを制御する外部バスコントローラ３０４と、を備え、外部バスコントローラ３０４は、外部デバイスに対応して設けられ、内部バスからのデータを一時的に保存する複数のＦｉＦｏ０〜２と、内部バス３０５からのアクセス要求に対して、複数のＦｉＦｏ０〜２のうち、外部バスにデータ転送するＦｉＦｏの選択を行い、選択されたＦｉＦｏに保存されたデータを外部バスに出力する調停回路３１０と、を備えた。 （もっと読む）

【課題】メッセージネットワークインターフェースユニットを提供すること。
【解決手段】メッセージネットワークインターフェースユニットは、プロセッサに連結されており、プロセッサがプロセッサによって生成された複数のメッセージをハードウェアユニットに送信することを可能にし、メッセージネットワークインターフェースユニットは、プロセッサによって生成された複数のメッセージのうちの少なくもと１つのメッセージの引数を格納するように動作可能な伝送レジスタであって、少なくとも１つのメッセージが推測的に生成される、伝送レジスタと、伝送レジスタに連結されており、複数のメッセージをキューに入れるように動作可能なキューであって、動作は、メッセージネットワークインターフェースユニットがトリガーメッセージを受信することに応じてキューにおいて実行される、キューとを含む。 （もっと読む）

【課題】ＵＳＢホストコントローラを有する集積回路装置において消費電力を削減する。
【解決手段】集積回路装置は、ＵＳＢを介してＵＳＢデバイスとの間で通信を行うＵＳＢホストコントローラと、通常動作状態において、前記ＵＳＢホストコントローラを制御して、前記ＵＳＢホストコントローラと前記ＵＳＢデバイスとの間の通信が可能になるようにするための処理を行い、スタンバイ状態において動作を停止する第１プロセッサと、前記スタンバイ状態において、前記ＵＳＢホストコントローラを制御して、前記通常動作状態に移行するための処理を行い、前記通常動作状態において動作を停止する第２プロセッサとを有する。前記ＵＳＢホストコントローラと前記ＵＳＢデバイスとの間で通信可能な状態を維持したまま、前記ＵＳＢホストコントローラに対する制御が、前記第１プロセッサによる制御と前記第２プロセッサによる制御との間で切り替えられる。 （もっと読む）

【課題】バッファを効率的に使用し、バッファに蓄積されたデータ量に基づいて電力制御を行うことができるデバイスコントローラ、デバイス装置及び電力制御方法を提供すること
【解決手段】本発明にかかるデバイスコントローラ２０は、ホスト装置４０から出力されたデータを蓄積する入力バッファと、ホスト装置４０へ出力するデータを蓄積する出力バッファと入力バッファ及び出力バッファと、ホスト装置４０との間のデータの受け渡しを行うデータ通信部と、入力バッファ及び出力バッファの少なくとも一方に蓄積されているデータ量に基づいて、入力バッファ及び出力バッファに対するバッファの割当量を変更させるデータバッファコントロール部２５とを備える。データバッファコントロール部２５は、データ量が所定の値に達した場合にデータ通信部を通常電力モードから省電力モードへ遷移させる。 （もっと読む）

【課題】本発明は、入出力装置と中央制御装置間の通信を効率的に行い、制御速度等の運用効率を向上させる制御システムおよび制御システムのメモリ制御方法を提供することを目的とする。
【解決手段】中央制御装置と、制御対象との間でデータの入出力を行う複数の入出力装置と、を備え、前記複数の入出力装置それぞれは、前記制御対象との間で入出力するデータを一時記憶する一時記憶手段を有する制御システムにおいて、前記複数の入出力装置は、前記制御対象との間で入出力を行うための所定の領域を示す構成情報を記憶し、前記複数の入出力装置は、前記構成情報が示す領域を選択してデータを読み出すとともに、当該読み出したデータを前記中央制御装置へ送信し、または、前記中央制御装置からデータを受信するとともに、前記構成情報が示す領域を選択して当該受信したデータを書き出すことを特徴とする制御システム。 （もっと読む）

【課題】通信ネットワークに接続されるものにつき、簡単で且つ低コストで実現できる構成で、ホストによる処理効率の低下を防止できるマイクロコンピュータを提供する。
【解決手段】ＣＰＵ２と通信モジュール３との間に、ＣＰＵ２が直接アクセスを行う読み出しバッファ９，及び書き込みバッファ８と、通信要求を周期的に出力することで通信モジュールが他のノードより受信したデータを読み出しバッファに転送する読み出し制御部１１と、書き込みバッファ８に書き込まれているデータを送信データとして通信モジュール３に転送する書き込み制御部８ａとを備える。また、ＣＰＵ２が通信モジュール３との間で直接データの読み書きを行うように制御するバイパスアクセス制御部７と、読み出し，書き込み，バイパスアクセスの各制御部６，７，８ａによる通信モジュール３へのアクセス順序を制御するアクセス順序制御部１０とを備える。 （もっと読む）

【課題】受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。
【解決手段】領域設定手段８１は、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する。領域削除手段８２は、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する。また、領域設定手段８１は、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定する。 （もっと読む）

【課題】データ転送時の待ち時間を減らすこと。
【解決手段】データ転送装置２０の分割サイズ算出部２１は、各バッファ１２ａ，１２ｂの分割サイズＢｓａ，Ｂｓｂを、互いに他のバッファのデータ蓄積量に基づいて算出する。例えば、バッファ１２ｂのデータ蓄積量Ｄｓｂに基づいて、バッファ１２ｂにしきい値Ｂｉｂ以上のデータが蓄積されるまでのデータ蓄積時間を予測し、そのデータ蓄積時間に応じて、バッファ１２ａから転送するデータの分割サイズＢｓａを算出する。分割転送制御部２３ａ，２３ｂは、分割サイズＢｓａ，Ｂｓｂとデータ蓄積量Ｄｓａ，Ｄｓｂに応じて、各バッファ１２ａ，１２ｂに対する転送指示Ｔｂａ，Ｔｂｂを発行する。転送制御部２５は、転送指示Ｔｂｓ（転送指示Ｔｂａ，Ｔｂｂ）に応じて、各バッファ１２ａ，１２ｂから装置１４にデータを転送する。 （もっと読む）

【課題】転送されるデータに転送が完了されるべき時間である締切時間が設定される場合、例えば、優先度が低いデータであって、比較的締切時間が近いデータの場合でも、データ転送の締切時間に応じた転送スケジュールでデータの転送を行い、締切時間内に転送が行われるようにする。
【解決手段】データ転送制御装置は、データを入力する複数の入力ポートと、データを出力する出力ポートと、データに設定される締切時間に基づいて、データを複数の入力ポートから出力ポートに転送する転送制御部とを備える。 （もっと読む）

【課題】 階層化されたバス構造をもつマルチマスタバスシステムにおいては、データを書き込む経路と読み出す経路によっては、書き込むマスタが共有メモリデバイスからのライト応答を待たずに、もう一方の読み出すマスタに通知し、データを読み出しても、ライトトランザクションとリードトランザクションの実行順序は保証されることがある。それにも関わらず、いつも共有メモリデバイスからのライト応答を待つことは不必要に性能を損なう。
【解決手段】 階層化されたバス構造をもつマルチマスタバスシステムにおいて、２つのマスタ間で共有メモリを介してデータの受け渡しを行う際に、データを書き込む経路と読み出す経路に応じて、最適なスレーブがライト応答を生成することで、ライトアクセスとリードアクセスの順序保証をする。 （もっと読む）

【課題】 実装面積を抑えた上で、入力された要求の処理順序を効率的に組み替えることが可能なデータ処理装置を提供する。
【解決手段】 データ処理装置は、第１のクロック信号に同期して動作するインタフェース（１１）と、それとは異なる第２のクロック信号に同期して動作する記憶装置制御回路（１６）とを備え、第１及び第２のクロック信号の非同期クロック間において要求を受け渡すための非同期ＦＩＦＯ［優先度が高く先行する要求を追い越すことが可能な要求を格納するための第１の非同期ＦＩＦＯ（１３）、優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第２の非同期ＦＩＦＯ（１４）］と、強制されるべきオーダー関係を管理するための情報を付与する書込み制御手段（１２）と、強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御手段（１５）とを有する。 （もっと読む）

【課題】メモリに格納された情報に対する処理を効率的に実行させる。
【解決手段】転送装置１は、メモリに格納された情報に対する処理の要求を記憶する複数の記憶部Ａ２〜Ｃ４を有する転送装置である。また転送装置１は、要求を第一の装置から受信した場合には、受信した要求を解析し、要求された処理の対象となるデータが格納されたメモリアドレスを内包するアドレス範囲を特定する。そして、転送装置は、特定されたアドレス範囲ごとに異なる記憶部Ａ２〜Ｃ４に要求を格納する。また、転送装置は、格納された要求が第二の装置によって実行されているか否かを記憶部ごとに判別する。そして、転送装置は、格納された要求が実行されていないと判別された記憶部に格納した要求を第二の装置へ送信する。 （もっと読む）

【課題】自装置が有する記憶装置の容量を補完することが可能な携帯装置、通信システムおよび転送方法を提供する。
【解決手段】コンテンツデータを提供するコンテンツサーバと記憶サーバとのそれぞれと、通信を行う携帯装置は、記憶部と、コンテンツサーバからコンテンツデータを受信する無線部と、無線部がコンテンツデータを受信したときの記憶部の空き容量が、コンテンツデータを記憶部に記憶するのに必要な容量よりも小さい場合には、コンテンツデータを記憶サーバ宛てに転送する処理部と、を含む。 （もっと読む）

【課題】デバイスとの通信速度を適正にして無駄な電力消費を抑えることができる通信装置を提供する。
【解決手段】ＵＳＢ３．０での接続が確立後に、ＣＰＵ１６が、メモリーカードコントローラ３から転送スピード情報を取得してファンクション情報バッファ部１５に保持させて、ＣＰＵ１６では、ファンクション情報バッファ部１５に保持された転送スピード情報に基づいて、ＵＳＢ３．０のスーパースピードが適正なのかＵＳＢ２．０のハイスピードが適正なのかを決定して、ＵＳＢ２．０のハイスピードが適正と決定された場合は、ＵＳ側、ＤＳ側ともにＵＳＢ２．０のハイスピードに切り替える。 （もっと読む）

【課題】コマンドの実行が滞ってもバッファ転送効率が低下するのを防止する。
【解決手段】実施形態によれば、中間ＦＩＦＯは、送信ＦＩＦＯまたは受信ＦＩＦＯとバッファとの間で転送されるデータを格納する、テーブルは、ホストからのデータ転送コマンド毎に、当該コマンドで指定された、送信ＦＩＦＯまたは受信ＦＩＦＯとバッファとの間のデータ転送を管理するためのバッファ転送情報を保持する。第１のシーケンサは、テーブルに保持されているバッファ転送情報に基づいて、対応するコマンドで指定されたデータ転送のためのバッファ転送を、少なくとも１つのフレームを単位に起動する。第２のシーケンサは、バッファ転送の起動に応じて、送信ＦＩＦＯまたは受信ＦＩＦＯと中間ＦＩＦＯとの間でフレーム単位でデータを転送する。第３のシーケンサは、バッファ転送の起動に応じて、中間ＦＩＦＯとバッファとの間でセクタ単位にデータを転送する。 （もっと読む）

【課題】排他処理を無くしてシステム全体の効率を向上させることを可能とした周辺装置へのアクセス制御方法及びそのような周辺装置を提供すること。
【解決手段】ＣＰＵ１００による周辺装置３００からのデータの読み出しサイクルにおいて、周辺装置３００を特定するためのアドレスに加えて周辺装置３００のバッファ３０３に書き込む書き込みデータを、アドレスバス２０１を介して送信する。バッファ３０３への書き込みデータの書き込み結果を示す状態データを読み出しデータとしてデータバス２０２を介して読み出す。 （もっと読む）

【課題】ＣＰＵ間通信において、同期の待ち時間に応じてウェイト処理を最適に制御できるようにする。
【解決手段】送信側ＣＰＵと受信側ＣＰＵとがメモリ１０４を介してデータ通信を行うＣＰＵ間通信システム８００において、送信側ＣＰＵは、メモリ１０４に空き領域があるかを判定するメモリ領域判定部３５１と、空き領域がある場合に、メモリ１０４にデータを書き込むデータ書き込み部３５２と、空き領域がない場合に、受信側ＣＰＵの状態を判定する受信側ＣＰＵ判定部３５３と、受信側ＣＰＵの状態がデータ読み出し処理の実行状態である場合に、メモリ１０４に空き領域ができるまでデータ書き込み部３５２を待ち状態とし、受信側ＣＰＵの状態がデータ読み出し処理の実行状態でない場合に、受信側ＣＰＵにデータ読み出し処理の実行を開始させるための読み出し開始要求を受信側ＣＰＵへ送信する送信側制御部３５４とを備える。 （もっと読む）

【課題】エンディアンの異なる他の情報処理装置との間で通信フレームを用いて複数のデータを送受信する場合にエンディアン変換全体に要する処理時間を短縮する情報処理装置を提供することを課題とする。
【解決手段】他の情報処理装置との間で通信フレームを用いて複数のデータを送受信する情報処理装置であって、エンディアンの異なる他の情報処理装置に通信フレームを送信する前にエンディアン変換を行う場合又は／及びエンディアンの異なる他の情報処理装置からの通信フレームを受信した後にエンディアン変換を行う場合、通信フレームとバイト並びを反転させた反転バッファを生成することを特徴とし、反転バッファにおける各データのバイト位置を通信フレームのバイトサイズから通信フレームにおける各データのバイト位置とデータのサイズに応じたバイト数を減算した位置とする。 （もっと読む）

【課題】先入れ先出し方式のバッファーをより適切に構成して効率的にリクエストを中継する。
【解決手段】転送元であるマスターデバイス３０側からのリクエストの分配を行なうＴブリッジ４２と、Ｔブリッジ４２から分配されたリクエストを転送先であるスレーブデバイス８０側に転送するＩブリッジ４６とを備えて通信を中継するクロスバースイッチ４０において、Ｔブリッジ４２のＴ−Ｂ０内に各スレーブデバイスの共用のＦＩＦＯ４３ａを構成し、Ｔブリッジ４２とＩブリッジ４６との間に各スレーブデバイスの専用のＦＩＦＯ４５ａ〜４５ｃを構成するから、転送先のスレーブデバイスが受け入れ可能な状態になくリクエストの転送待ちが生じる場合であっても、他のスレーブデバイスに転送されるリクエストが転送待ちとなるのを減少させることができる。 （もっと読む）

【課題】メモリシステムの回路面積を縮小する。
【解決手段】メモリシステム１０は、データ部に対して誤り訂正のためのパリティビットを生成するＥＣＣエンコーダ１７と、ページ単位でデータを格納する不揮発性メモリ１１と、パリティビットを用いてデータ部の誤りを訂正するＥＣＣデコーダ１８と、不揮発性メモリ１１から読み出されたページ、或いはＥＣＣエンコーダ１７から転送されたフレームを一時的に格納する第１のメモリバッファ１５と、パリティビットが付加される直前のデータ部、或いはＥＣＣデコーダ１８により誤りが訂正されたデータ部を一時的に格納する第２のメモリバッファ１９と、不揮発性メモリ１１及び第２のメモリバッファ１９間のデータ転送を制御し、かつデータコピー動作時に第１のメモリバッファ１５をシリアルにアクセスするデータ転送制御部２２とを含む。 （もっと読む）