【課題】設計自由度を向上させることのできるデータ転送システム、データ転送装置及びデータ転送方法を提供する。
【解決手段】第１転送装置１０から第２転送装置２０への転送データＴＤの送信の際に信号レベルが切替えられる送信状態信号Ｔｓと、第２転送装置２０での転送データＴＤの受信の際に信号レベルが切替えられる受信状態信号Ｒｓとの一致・不一致を、第１転送装置１０の論理回路１５及び第２転送装置２０の論理回路２４の双方で比較する。これら論理回路１５，２４における比較結果に応じて、第１転送装置１０での新規のデータ信号Ｄ１の取り込みと、第２転送装置２０での転送データＴＤの受信とを交互に許可する。 （もっと読む）

【課題】ＵＳＢ通信においてパケット送信中も消費電力の低減を図ることが可能なＵＳＢ通信装置を提供する。
【解決手段】ＵＳＢ通信装置は、ドライバ回路（５１）は、上位装置（２）からの送信要求信号（８）に基づくパケット送信期間にパケットをＵＳＢバス（３）へ送信する。レシーバ回路（５２）は、前記ＵＳＢバス（３）に前記パケットが送信されたことを検出すると検出するとパケット送信中を示すスケルチ信号（１１）を出力する。ラインステート信号制御回路（６）は、スケルチ信号を入力すると予め定められたラインステート信号（１２）により上位装置へ通知する。レシーバ回路は、パケット送信期間において、ラインステート信号の出力を固定させるようにラインステート信号制御回路を制御すると共にレシーバ回路を停止させるように制御する。 （もっと読む）

【課題】複雑な非同期信号処理を必要とせずに安定したデータ転送を可能とするデータ転送装置およびデータ転送方法を提供する。
【解決手段】エッジ抽出手段は、第１クロックのエッジを抽出する。第１の取得手段は、前記エッジ抽出手段によるエッジの抽出に応じたタイミングで、第１クロックに従って送られたデータを取得する。第２の取得手段は、前記第１の取得手段よりも遅れたタイミングで、第１クロックに従って送られたデータを取得する。転送手段は、第１の取得手段により取得されたデータと、第２の取得手段により取得されたデータとを照合し、両者が一致した場合に当該データを転送する。 （もっと読む）

【課題】ファーストインファーストアウト（ＦＩＦＯ）の満杯レベルおよび／またはＦＩＦＯの書き込みステータスについての情報を送信領域またはソース領域に供給する。
【解決手段】第１のデータレートで動作するソース領域からのデータは、異なるデータレートで動作する別の領域内のＦＩＦＯに転送される。ソース側カウンタは、ＦＩＦＯにおいて利用可能なスペースを追跡する。イニシャルカウンタ値はＦＩＦＯの深さに相当する。カウンタはソース領域からのデータレディ信号に応答してデクリメントする。カウンタはＦＩＦＯからのデータのリードのシンク領域からのシグナリングに応答してインクリメントする。ＦＩＦＯが満杯であることをカウンタが示すとき、ソースは、もうひとつのデータのビートを送信し、ＦＩＦＯ位置が利用可能になるまでデータの最後のビートは連続的にソースから送信され、効率的にもうひとつのＦＩＦＯ位置を提供する。 （もっと読む）

【課題】マイクロプロセッサにはバス・アクセスのためのバス・アクセス・ウエイトを最小とし、一連の連続バス・アクセス動作が書き込み動作、読み出し動作とも互いに物理的な影響を与えず、各動作を停止させることなく連続非同期バス・アクセスを正常に実行することができる非同期バス・インタフェース回路を提供する。
【解決手段】アドレスを一時保存し、出力するライト・アドレス・バッファ１１４と、データを一時保存し、出力するライト・データ・バッファ１１６と、ライト・イネーブル信号を生成し、出力するライト制御回路１１５と、を備え、ライト・イネーブル信号がイネーブルのとき、ライト・アドレス・バッファ１１４から出力されるアドレスとライト・データ・バッファ１１６から出力されるデータとを、内部レジスタ１０２に書き込む。 （もっと読む）

【課題】コプロセッサが無い場合のメイン・プロセッサの負荷を低減する非同期シリアル通信技術を提供する。
【解決手段】メイン・プロセッサ１１は、シリアル通信に必要不可欠な各タスクを設定することによって、１つ以上の外部装置とのシリアル通信を管理する。これらのタスクには、（１）シリアル装置を取り扱う、（２）プロトコルをカプセル化する、および、（３）外部装置との低レベル通信を行う、を含める。各タイミング条件が満たされ、且つ、メイン・プロセッサのプロセッサ効率が最大限になるように、各タスクに優先度が割り当てられる。低優先度のタスクが完了すると、次に高い優先度のタスクの実行が開始され、データ処理とデータ通信とが同期化される。 （もっと読む）

【課題】受信オーバーランエラーの発生を抑制すると共に、処理効率が高いシリアル通信コントローラを提供する。
【解決手段】シリアル通信を制御する複数のチャネル毎に設けられたUARTとこれらのUARTから出力される割込信号を操作する割込コントローラを備え、マルチチャネルのシリアル通信を制御するシリアル通信コントローラにおいて、前記UARTは、割込信号を要因別に識別し得る複数ビットの信号を出力し、前記割込コントローラは、前記UARTから入力された割込信号のいずれかに割込要求が含まれるか否かを検出する割込検出器と、前記UARTから入力された割込信号に基づき優先順位が最も高い割込レベルを判別する割込レベル判定器と、この割込レベル判定器で判定された優先順位が最も高い割込レベルと同一レベルの割込信号を出力しているチャネルを検出する割込レベル比較器から出力のチャネルを記憶する割込ステータスレジスタとを備える。 （もっと読む）

【課題】ホストがクライアントの動作状態を検出しなくても、ホストとクライアントとの間で適切にデータの送受信を行うことができるようにすること。
【解決手段】ホスト回路４が、アドレス信号の送出に先行して、通信用レジスタリセット信号をバス７に送出するようにした。また、クライアント回路６₁〜６_mが、通信用レジスタリセット信号を検出すると、アイドル期間からアドレス期間に移行するようにした。そのため、例えば、データの送受信に先行して、ホスト回路４からバス７に通信用レジスタリセット信号を送出することで、クライアント回路６₁〜６_mにアドレス信号の検出を開始させることができる可能性がある。そのため、例えば、ホスト回路４がクライアント回路６₁〜６_mの動作状態を検出しなくても、ホスト回路４とクライアント回路６₁〜６_mとの間で適切にデータの送受信を行うことができる可能性がある。 （もっと読む）

【課題】中央処理装置に負担をかけずに短時間で送受信回路の通信条件を変更することができる半導体装置を提供する。
【解決手段】通信条件が初期設定される通信条件設定レジスタ（４２，４４）とは別に、別の通信条件データが設定可能にされる変更用レジスタ（４５，４４）を別に設け、中央処理装置（３）により送信から受信等に通信状態を変更する指示が予め与えられているとき、送信状態の終了を検出することにより変更用レジスタの値を通信条件設定レジスタに格納して、通信を行う送受信制御部（２０）を採用する。 （もっと読む）

【課題】ＩＥＥＥ１３９４方式において、複数の制御装置が存在する場合、被制御装置が自身に実装されているサブユニット及び／又はサブカテゴリに関して、制御装置に実装されているか否かを確認し、自身のサブユニット及び／又はサブカテゴリを自動で選択できるようにする。
【解決手段】被制御装置２００は、自身に実装されている複数のサブユニット又はサブカテゴリを順次選択し、各制御装置１００〜１０４から対応コマンドを受信できるか否かを確認することで、ＩＥＥＥ１３９４シリアルバス３００上に接続されている全制御装置のサブユニット又はサブカテゴリの実装状態をリストに記録する。そして、被制御装置は、このリストを参照して、被制御装置自身が有するサブユニット又はサブカテゴリの中で、実装されている制御装置の数が最も多いサブユニット又はサブカテゴリを選択して、被制御装置自身の機能として実行する。 （もっと読む）

【課題】膨大な数の非同期データ転送パスのうちで、シンクロナイザ挿入がメタステーブル問題の対策とならないパスを自動的に除外し、その他のパスにシンクロナイザを挿入する。
【解決手段】非同期データ転送パスのうちで非同期クロックが原因となるメタステーブル問題に対する対策が行われていない未対策パスを記憶し、記憶されている未対策パスにシンクロナイザを挿入してもメタステーブル問題の対策とならないパスを自動的に判定し、その他のパスにシンクロナイザを挿入する。 （もっと読む）

【課題】余計な付加情報を排除しつつ、互いに非同期の送受信装置間で高速に通信を行うことのできる通信装置及び通信方法を提供する。
【解決手段】本発明の通信装置は、複数の通信路Ａ〜Ｃの各々に設けられ、各通信路を介して受信したデータを蓄積するための複数のＦＩＦＯバッファＡ１０１〜Ｃ１０３と、受信したデータを、複数のＦＩＦＯバッファに対し所定の順番で各ＦＩＦＯバッファに書き込む書き込み処理を行う書き込み手段１０４と、複数のＦＩＦＯバッファ内のデータを所定の順番で読み出し、一のＦＩＦＯバッファ内の全てのデータを読み出す毎に次のＦＩＦＯバッファ内のデータを読み出す読み出し処理を行う読み出し手段１０５と、読み出し処理を開始したときに、読み出しを開始したデータが送られてきた通信路の識別子を、前記書き込み手段に通知する通知手段１０５ｃとを備える。 （もっと読む）

【課題】
制御基板間のコネクタを小形（省配線）化、かつ信号の信頼性向上を図る。
【解決手段】
装置を統括するＣＰＵが実装されたシリアルバス１次局側基板とＩ／Ｏなどの２次局側基板に、パラレルシリアル変換回路をそれぞれ設置して、各基板間をパラレルバスからシリアルバスに変換して配線することで省配線化とコネクタの小形化を実現する。 （もっと読む）

【課題】読出要求に対する読出データの提供の順序が保証されないデータ読出方式を適用した際の問題点を解決可能な構成を提供することを目的とする。
【解決手段】読出要求に対する読出データの到来を待つ段階と、読出要求に対する読出データの到来が所定時間内に到来しない場合に再度前記外部から受信したデータ読出要求に対応する読出要求を発行する読出要求再発行段階と、読出要求再発行段階では前記再度の読出要求にフラグを付加することにより最初に発行した読出要求と異なったものとする構成とした。 （もっと読む）

【課題】安価に実現できる装置で、連続的に供給されるデータを長時間安定して記録できるようにする。
【解決手段】汎用のパソコンの拡張バス２２に、ＦＩＦＯメモリを有する入力バッファ回路１４を追加する。システム・メモリ２０をＦＩＦＯとして機能させるマルチスレッドのソフトウェアを実行することで、入力バッファ回路１４からの入力データはシステム・メモリ２０に書き込まれる処理をされながら、これとは非同期にシステム・メモリ２０からハードディスク２４へ書き込み処理される。ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 （もっと読む）

【課題】アクセスに待ち時間を発生させることなく、更新中のバッファを管理するための制御を簡略化し、低いコストで実現する伝送システムを提供する。
【解決手段】伝送装置１は、計算機５とのインタフェースを司るシステムバスインタフェース１１と、ＬＡＮ９とのインタフェースを司る通信インタフェース１２とが接続される内部バス１６と、共有メモリ１４が接続されるメモリバス１７との間にあって、少なくとも共有メモリ１４に割り付けられた伝送装置毎のエリアと等容量のサイズを持ち、内部バス１６のバスアクセス調停の結果、バスマスタになるシステムバスインタフェース１１もしくは通信インタフェース１２を介して行われるメモリアクセスと、メモリバス１７を介して行われる共有メモリ１４に対するデータ転送と、を非同期に行うデュアルポートメモリ１５０、を持つ。 （もっと読む）

【課題】異なるクロックで動作するデータ転送回路を簡素化する。
【解決手段】周辺回路側の周辺クロックpclkで動作する本体レジスタ１４の他、バスクロックbclkで動作し、読出データrdata と書込データwdata に共用するデータバッファ１２と、周辺クロックpck で動作し、本体レジスタ１４のレジスタデータregdata が更新されたときに、これをコピーして読出保持データとして出力する読出バッファ１６を設け、これらの２つのバッファ１２，１６でクロック信号の相違を補償する。 （もっと読む）

【課題】 同期化処理オーバヘッドを短縮する非同期伝送装置、非同期伝送方法を提供する。
【解決手段】 送信クロックに従って送信される少なくとも１つの通知信号を受信クロックに従って受信する非同期伝送装置であって、通知信号のシンボル周期に基づくトリガ信号を出力するトリガ信号送信部１１と、トリガ信号送信部１１により出力されるトリガ信号のタイミングに対して所定時間だけタイミングをずらした通知信号を出力する通知信号送信部１２と、トリガ信号の同期化を行うと共に、通知信号のサンプリングタイミングを指示するサンプリングタイミング信号を出力するトリガ信号同期化部２１と、サンプリングタイミングに従って通知信号を保持する通知信号保持部２２とを備えた。
（もっと読む）

【課題】データ・トランスファー装置はコンピューターのチップセットとのデータ・トランスファーをする、データ・トランスファー装置とその方法を提供する。
【解決手段】データ・トランスファー制御ユニット、第1の格納装置と第2の格納装置を含んでなり、チップセットと第1の格納装置との間にデータを伝送する時に、データ・トランスファー制御ユニットにより目的地が全ての伝送したデータを受信できるかどうかを判断してもよいが、もしできれば、目的地から全てのデータを直接的に受信し、さもないとまず目的地にてデータの一部を受信し、そして残りのデータを予め第2の格納装置に格納し、目的地により前のデータを一つ受信してしまった後に、さらに第2の格納装置に格納されたデータを目的地に伝送して受信する。 （もっと読む）

本発明は、ｍ個のデータ要素を２つの非同期システム間でバースト転送するための非同期データバッファに関するものである。この非同期データバッファは、データバーストのｍ個のデータ要素を記憶するためのデータメモリー(112)、及びｍ個のデータ要素に対応するｍ個の入力有効ビットを記憶するための有効ビットメモリー(114)を具えている。入力論理制御回路(116)はｍ個の入力有効ビットを生成し、これらの入力有効ビット及びｍ個のデータ要素の記憶を制御する。ｍ個の入力有効ビットの記憶後に、次のデータバーストの入力有効ビットを反転させるための入力制御信号を供給する。従って、ｍ個のデータ要素の各バースト転送後に入力有効ビットが反転され、前のバースト転送のデータ要素はすべて自動的に無効にされる。
（もっと読む）