【課題】連続したデータの転送を可能とすること。
【解決手段】送信回路１２は、データＴＤＯを出力する毎に、ポール信号ＰＬのレベルを反転する。受信回路１３は、リードリクエスト信号ＲＥＱに応答してポール信号を複数のタイミングで受け取るとともに、送信データＴＤＯを複数のタイミングで受け取る。そして、受信回路１３は、タイミングが異なる複数のポール信号に基づいて、受け取った複数のデータのうちの１つと等しい受信データＲＤＯを出力する。 （もっと読む）

【課題】設計自由度を向上させることのできるデータ転送システム、データ転送装置及びデータ転送方法を提供する。
【解決手段】第１転送装置１０から第２転送装置２０への転送データＴＤの送信の際に信号レベルが切替えられる送信状態信号Ｔｓと、第２転送装置２０での転送データＴＤの受信の際に信号レベルが切替えられる受信状態信号Ｒｓとの一致・不一致を、第１転送装置１０の論理回路１５及び第２転送装置２０の論理回路２４の双方で比較する。これら論理回路１５，２４における比較結果に応じて、第１転送装置１０での新規のデータ信号Ｄ１の取り込みと、第２転送装置２０での転送データＴＤの受信とを交互に許可する。 （もっと読む）

【課題】 転送データの信頼性向上ならびにエラー対処性能の向上を実現する。
【解決手段】 一実施形態は、外部機器から受信した信号をサンプリングする際のサンプリングクロックの位相シフト補正を行うホストコントローラ１０であって、前記サンプリングクロックの位相シフトが必要か判定し、位相シフトが必要な場合は、シフト方向に応じてカウンタ１０８をアップ／ダウンカウントする位相シフト判定部１０７と、前記位相シフトの変動範囲制限値を格納する制限値格納部１０９と、前記カウンタ値が前記位相シフトの制限値を超えているか判定し、超えている場合にエラーの通知を可能とし、超えていない場合に、前記カウンタ１０８のカウンタ値に応じて、前記サンプリングクロックの位相をシフトするシフト制限判定部１１０とを具備する。 （もっと読む）

【課題】システムオンチップに採用するのに適する非同期統合アップサイジング回路を提供する。
【解決手段】非同期統合アップサイジング回路は非同期パッカーと非同期アンパッカーを具備する。非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 （もっと読む）

【課題】複数のマスタやスレーブを接続する場合のインターコネクトを低レイテンシ及び低コストで実現する。
【解決手段】データ転送に使用される第１インタフェース（２０１，３０１）と、データ転送の競合を調停するための信号の伝達に使用される第２インタフェース（２０２，３０２）とを含んで転送系回路（１３）を形成する。上記第１インタフェースは、パラレル形式のデータをシリアル形式に変換するパラレル・シリアル変換回路（１３２，１４２）を含む。上記パラレル・シリアル変換回路の出力データの転送速度は、上記第２インタフェースにおける信号伝達速度に比べて高速に設定される。上記第２インタフェースは、上記複数の送信側回路からのデータ転送の競合を調停するアービタ（１３３，１４３）を含む。上記アービタによる調停後に、上記第１インタフェースを介して多量のデータを転送可能にする。 （もっと読む）

【課題】マイクロプロセッサにはバス・アクセスのためのバス・アクセス・ウエイトを最小とし、一連の連続バス・アクセス動作が書き込み動作、読み出し動作とも互いに物理的な影響を与えず、各動作を停止させることなく連続非同期バス・アクセスを正常に実行することができる非同期バス・インタフェース回路を提供する。
【解決手段】アドレスを一時保存し、出力するライト・アドレス・バッファ１１４と、データを一時保存し、出力するライト・データ・バッファ１１６と、ライト・イネーブル信号を生成し、出力するライト制御回路１１５と、を備え、ライト・イネーブル信号がイネーブルのとき、ライト・アドレス・バッファ１１４から出力されるアドレスとライト・データ・バッファ１１６から出力されるデータとを、内部レジスタ１０２に書き込む。 （もっと読む）

【課題】シングルポートの記憶装置を用いて非同期の連続書き込み及び連続読み出しを行うことが可能な半導体集積回路、データ処理方法、画像形成装置を提供する。
【解決手段】シングルポート記憶装置を用いてＦＩＦＯ動作を行う半導体集積回路１２０であって、書き込み用クロック信号と同期して書き込まれたデータを保持するバッファ回路１２１と、前記書き込み用クロック信号と、前記書き込み用クロック信号と独立して予め設定された読み出し用クロック信号との非同期を吸収する非同期吸収回路１２２と、前記データを前記読み出し用クロックと同期して前記シングルポート記憶装置へ出力する制御回路と、を有し、前記読み出し用クロック信号に基づき、前記シングルポート記憶装置のワードサイズと、前記書き込み用クロック信号の周波数の範囲とが設定される。 （もっと読む）

【課題】シリコンコンポーネントに集積されるようハードウェアを実装することにより、例えば、他の相互接続を介し、既存の外部インターフェースを用いてＭＣＰからの可視性を提供する。
【解決手段】第１のクロック信号の第１のクロック周期間において、パッケージ内リンクを介し、マルチチップパッケージ（ＭＣＰ）の第１のダイで受信された当該ＭＣＰの第２のダイからの第１のデータをセレクタからの出力用に選択する段階と、第２のクロック周期間において、第２のダイから第１のダイに送信される第２のデータをセレクタからの出力用に選択する段階と、第１のデータおよび第２のデータを外部リンクを介してＭＣＰから送信する段階と、を備える。 （もっと読む）

【課題】バスネットワークアーキテクチャにおける周辺機器にアクセスするレジスタの遅延を低減する。
【解決手段】低速バスから高速バスへデータを非同期に転送する方法は、上記高速バスのクロック周波数のサイクルにおける第１の所定時点でデータをラッチすることと、上記高速バスのクロック周波数の同一のサイクルにおける第２の所定時点でデータをラッチすることを備え、上記第２および第１の所定時点の間の時間周期は上記データの周期よりも短く、上記第１および第２の所定時点でラッチされたデータの値が等しい場合、上記ラッチされたデータが第３の所定時点で上記高速バスの上へ転送され、または上記第１および第２の所定時点でサンプリングされた値が異なる場合、現在存在するデータの値が上記第３の所定時点で上記高速バスへ転送される。 （もっと読む）

【課題】 同期化回路の無駄なスイッチング動作を回避し、消費電力を低減する。
【解決手段】 同期化レジスタ２０および３０には、受信レジスタ１０が取り込んだデータの下位８ビットデータＲＤ０〜ＲＤ７および上位８ビットデータＲＤ８〜ＲＤ１５が各々与えられる。クロックゲーティング制御回路４０は、同期化レジスタ２０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ａを同期化レジスタ２０に与え、クロックゲーティング制御回路５０は、ビット幅指定信号ＢＴ８がＬレベルであり、同期化レジスタ３０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ｂを同期化レジスタ３０に与える。 （もっと読む）

電力消費量を低減させるとともに、クロックドメイン間でデータを転送する複雑性を低減させた１つ以上の疑似同期レジスタを構成及び動作させる方法及び装置を提供する。本発明の種々の実施例によれば、従来の連続的なクロックスキームの代わりに、１つ以上の疑似同期レジスタをもってデータ転送動作を実行する必要がある場合にのみ発生させるストローブ信号を用いる。ストローブ信号は、少なくとも１つの疑似同期レジスタが存在するクロックドメインを規定するクロック信号の１サイクル全体の持続時間を有するように発生させる。
（もっと読む）

【課題】従来のデータ同期装置は、サンプリングデータの受信開始後にサンプリングクロックの周波数が大きく変動する問題があった。
【解決手段】本発明のデータ同期装置は、入力データの周波数に読み出しクロックＣＬＫを同期させてデータを出力する、あるいは出力データの周波数に読み込みクロックＣＬＫ´を同期させてデータを入力するデータ同期装置であって、読み出しクロックＣＬＫ、あるいは読み込みクロックＣＬＫ´の周波数を、入力データあるいは出力データの単位時間当たりのデータ量に基づき制御する周波数同期部１５を有し、周波数同期部１５は、入力データが入力される前の期間に読み出しクロックＣＬＫ、あるいは出力データを出力する前の期間に読み込みクロックＣＬＫ´の周波数を予め設定された第１の周波数設定値ＳＧ１に基づき制御するものである。 （もっと読む）

【課題】 同期化処理オーバヘッドを短縮する非同期伝送装置、非同期伝送方法を提供する。
【解決手段】 送信クロックに従って送信される少なくとも１つの通知信号を受信クロックに従って受信する非同期伝送装置であって、通知信号のシンボル周期に基づくトリガ信号を出力するトリガ信号送信部１１と、トリガ信号送信部１１により出力されるトリガ信号のタイミングに対して所定時間だけタイミングをずらした通知信号を出力する通知信号送信部１２と、トリガ信号の同期化を行うと共に、通知信号のサンプリングタイミングを指示するサンプリングタイミング信号を出力するトリガ信号同期化部２１と、サンプリングタイミングに従って通知信号を保持する通知信号保持部２２とを備えた。
（もっと読む）

【課題】 クロックの周波数が変化しても、十分なアクセス有効期間を確保することができ、また無駄なアクセスウエイト時間をなくすことができる非同期バスインタフェースを提供することを課題とする。
【解決手段】 クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。信号生成部は、クロックの周波数情報に応じて、第２のアクセス信号の有効サイクル数を決定する。 （もっと読む）

【課題】本発明は、互換性が高いことと、容易に、コマンドの流れを変換できることと言う利点等がある、ブリッジインタフェースを提供する。
【解決手段】本発明は、ホストとデバイスとの間において、信号レベルとタイミングを、適当に制御することにより、ブリッジインタフェースが、完全なメッセージハンドシェイクをでき、何れの伝送速度でも、ワークを行い、簡単に、先端にある任意のバスのコマンドの流れを変換できる、ブリッジインタフェースのデータ読み書き方法を提供する。 （もっと読む）

【課題】 二重化されたシステム間の同期を確実にとることができるとともに、二重化されたシステム間でカウンタがばらばらに動作している状態でも同期をとる。
【解決手段】 システム３ａからシステム３ｂにデータを送信する場合、そのデータの送信時刻を付与して送信する。システム３ｂにおいては、受信したデータに付与された送信時刻から理想受信時刻を算出し、理想受信時刻と実際の受信時刻とからクロックのずれ量を算出し、この算出結果に基づいてシステム３ｂのクロックを変更する。 （もっと読む）

【課題】 従来に比べて配線数を減らして省面積でマルチファンクション機能を実現することができるようにしたマルチファンクションデバイスを提供する。
【解決手段】 シリアル・インタフェースを構成するＵＳＢホストコントローラ５とＵＳＢハブ６とを備え、各ファンクション１０，２０とＵＳＢホストコントローラ５との間で選択的にシリアル信号の中継を行う。これにより、ＰＣＩカードとして構成した場合であっても、カード内のバスとしてＰＣＩバスを用いる必要が無くなり、内部バスとしてＰＣＩバスを用いる場合に比べてデバイス内部の配線数を大幅に減らし、省面積でマルチファンクション機能を実現することができる。 （もっと読む）

【課題】簡単な構成で、高速動作が可能なデータ入出力を可能にすること。
【解決手段】第１のデータ入出力装置１０を、第２のデータ入出力装置２０に対してクロックを送信するための送信クロック端子１０３と、上記クロックのタイミングに同期した送信データを出力する出力タイミング制御回路１０４を有する送信データ出力部と、上記送信データを上記第２のデータ入出力装置２０に対して送信するための送信データ端子１０７と、上記クロックとは異なる外部クロックを受信するための受信クロック端子１１０と、上記外部クロックに同期した受信データを上記第２のデータ入出力装置２０から入力する入力タイミング制御回路１１５を有する受信データ入力部と、上記受信データを受信するための受信データ端子１１６と、を備えるＩＣチップとして構成する。 （もっと読む）

【課題】 スレーブ回路の動作周波数が変化するシステムにおいて、簡易な構成で、マスター回路がスレーブ回路とデータを交換することができるようにする技術を提供する。
【解決手段】 このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。クロック信号生成部１０は、マスター回路２２からの指示に応じて動作周波数ｆａを変えてローカルクロック信号Ｓｆａを生成する。また、クロック信号生成部１０は、動作周波数ｆａの情報を含むスレーブ動作信号ｒｅｑｅｎ１，ａｃｋｅｎ１を生成して、マスター回路２２に供給する。マスター回路２２は、スレーブ動作信号に従って、スレーブ回路とデータの受け渡しを行う。 （もっと読む）

データ通信装置は、２フェーズプロトコルを用いて、コントローラモジュール（１０２）と、複数のターゲットモジュール（１０４）の間で、効率的なデータ転送を可能にする。コントローラモジュール（１０２）とターゲットモジュール（１０４）は、それぞれ、個別のクロックドメインに属することができる。一実施形態の例と一致する、データ通信装置は、複数のターゲットモジュール（１０４）と、第１のデータ完全性表示信号（１１１）を供給し、ターゲットモジュール（１０４）のそれぞれからの、それぞれの第２のデータ完全性表示信号（１０８）に応じるように構成された第１のＸＯＲツリー（１１０）とを含む。第２のＸＯＲツリー（１１２）は、第１のデータバス（１１４）を供給し、ターゲットモジュール（１０４）のそれぞれからの、それぞれの第２のデータバス（１０６）に応じるように構成されている。また、コントローラモジュール（１０２）を用いて、第１のデータ完全性表示信号（１１１）に応じて、第１のデータバス（１１４）でのデータの利用可能性が決定される。
（もっと読む）