【課題】連続的で高速なデータ転送に起因する、データ転送停止や回路の異常発熱を回避することが可能なデータ転送制御装置を実現する。
【解決手段】データ転送制御装置（２０）は、ホスト装置とのデータのやりとりを行うことが可能なホストインターフェース部（２４）と、周辺装置とのデータのやりとりを行うことが可能な周辺装置インターフェース部（２１）と、ホストインターフェース部または周辺装置インターフェース部の異常状態を検出する異常検出部（２５）と、異常検出部が異常を検出した場合に、ホストインターフェース部または周辺装置インターフェース部でのデータ転送を中断し、その後、異常検出部がホストインターフェース部または周辺装置インターフェース部の正常状態への回復を検出した場合に、ホストインターフェース部または周辺装置インターフェース部でのデータ転送動作を再開する転送制御部（２５）とを備える。 （もっと読む）

【課題】I2Cバス接続された周辺部品がBus-Busyとなった場合でも、システム全体が動作し続けることができるようにすること。
【解決手段】本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。I2C故障検出制御モジュール２６は、バッファ２４で受けた値が、Highレベルか、それともLowレベルであるかを判断するH/Lレベル検出部３０と、Lowレベルの持続時間を測るLowレベル検出時間計測部３1と、ＳＷ２５をON/OFF制御するI2Cバス切断制御部３２と、Pull抵抗制御部３３と、を備える。 （もっと読む）

【課題】大量の高速シリアルデータの送受信を複数回繰返す動作確認試験を試験員が手作業で行うことは長時間を要する。
【解決手段】一実施形態によれば、シリアル通信路と、基準シリアル通信カードと、被試験シリアル通信カードと、記憶部及びＣＰＵを持つ第１の処理装置と、ネットワークと、記憶部及びＣＰＵを持つ第２の処理装置と、これらの処理装置の各記憶部に各試験プログラムをロードし、操作指令を発行して各シリアル通信カード間の送受信を制御する制御装置とを備え、この制御装置は、各シリアル通信カードにシリアルデータの送受信を複数回繰返させ、送受信終了後、各記憶部からそれぞれ送受信データを収集し、データの相互比較により被試験シリアル通信カードの動作確認試験を行うシリアル通信カード試験装置が提供される。 （もっと読む）

【課題】高い強固であり、且つ高い信頼性を有するデータ処理システムを提供する。
【解決手段】データ処理システムは、周辺装置用バスインタフェースと動作可能に接続された第１マスタと、周辺装置用バスインタフェースに動作可能に接続された複数の周辺装置とを含む。第１マスタは、前記周辺装置用バスインタフェースを介して複数の周辺装置の各々と通信する。該データ処理システムにおける方法は、第１マスタによって設定情報を複数の周辺装置のうちの第１周辺装置に書き込みを開始することを含む。書き込み開始に応答して、第１周辺装置に格納するために周辺装置用バスインタフェースを介して設定情報が供給される。設定情報の第１エラーシンドロームは、周辺装置用バスインタフェースによって生成される。供給された設定情報は第１周辺装置に格納され、第１エラーシンドロームは周辺装置用バスインタフェースの記憶回路に格納される。第１エラーシンドロームは、次のエラー検出中に、設定情報の完全性をチェックするように使用され得る。 （もっと読む）

【課題】周辺デバイス部のオンラインテスト機能を備えたＣＰＵボード、及びそのオンラインテスト方法を提供することを目的とする。
【解決手段】プログラムを実行するＣＰＵ１と、その周辺デバイス部３−１〜３−ｎと、周辺デバイス部に対して自己診断テストを実行するテスト回路部５と、前記ＣＰＵとテスト回路部とが、夫々異なる周辺デバイス部に同時アクセスを可能に接続するクロスバースイッチ型のバス制御部４とを備え、テスト回路部５は、ＣＰＵのアクセス予測を監視し、ＣＰＵが次にアクセスしない周辺デバイス部に対してテストを行う周辺デバイス部を求め、ＣＰＵが現在アクセス中の周辺デバイス部と異なる周辺デバイス部であり、且つ、次のバスサイクルでもアクセスしない周辺デバイス部を選択して自己診断テストを実行するようにしたことを特徴とする。 （もっと読む）

【課題】ネットワークの異常の原因となる範囲を絞り込み、システムのトラブル調査を支援すること。
【解決手段】障害箇所推定システム１０の関連クラス適用部１１は、構成情報２１、関連クラス適用ルール２２および関連クラス２３を参照し、構成情報２１に含まれる構成要素間の関係について、関連クラス適用ルール２２に基づいて関連クラスを適用する。調査範囲限定部１２は、関連クラス２３、調査内容２４、異常検知情報２５を参照して、異常が発生した構成要素の各々について調査範囲に従って辿った構成要素及び関連を調査範囲限定ツリーとして求める。障害発生箇所候補推定部１３は、異常が発生した構成要素の各々について求めた調査範囲限定ツリーにおける構成要素の出現頻度に基づいて異常の原因となる障害が発生した箇所の候補を推定する。 （もっと読む）

【課題】安全性関連の処理の１チャネルのバス結合のための方法、およびその方法を実行するように構成された装置を提供する。
【解決手段】プロトコル特異性に基づいて、安全性臨界処理に関連するデータ記録が少なくとも２つの冗長処理チャネル１、２を介して、各々のケースで１つの安全プロトコル１４、２４に関して同じ法則に従って処理され、１チャネルのバス結合のための冗長性の安全メッセージ１４、２４が一体に連結されることで共通の安全プロトコルを形成し、正確に述べると、各々のケースでそれぞれの安全性メッセージの異なる構成要素に書き込むことによって共通の安全プロトコルが構成要素内で一体に連結されるような方式で処理チャネル１、２の各々が、一回だけ割り当てられる各々のレジスタ場所に関する書き込み権限を伴って共通のバッファ・レジスタ３０にアクセスする。 （もっと読む）

【課題】ネットワーク装置が搭載されたコンピュータのネットワーク接続時における可用性の向上を図ることができ、コンピュータの信頼性の向上を図ること。
【解決手段】ネットワークに対して送受信する通信データを処理するネットワーク処理部と、このネットワーク処理部を介した通信動作を制御する通信制御処理部と、を備え、ネットワーク処理部による通信データの処理結果を取り出す処理結果取出手段と、通信制御処理部にてネットワーク処理部による処理と同一の通信データの処理を実行する同一処理実行手段と、ネットワーク処理部による処理結果と通信制御処理部による処理結果とを比較する処理結果比較手段と、この比較結果に基づいてネットワーク処理部の少なくとも一部の処理を代替する通信処理代替手段と、を備えた。 （もっと読む）

【課題】接続された半導体間におけるエラー機能評価を行う際に、エラー機能評価を行うための機器類を用意する必要がないテスト装置、高速シリアルコントローラ及び画像処理装置を提供する。
【解決手段】ダウンストリーム通信の際に用いる第１の高速シリアルインターフェースと、アップストリーム通信の際に用いる第２の高速シリアルインターフェースと、第１の高速シリアルインターフェースの論理層を制御するダウンストリーム制御モジュールと、第２の高速シリアルインターフェースの論理層を制御するアップストリーム制御モジュールと、を備えた高速シリアルコントローラに内蔵され、高速シリアルインターフェースのエラー機能を評価する際に必要なエラーパケットを生成する機能と、生成したエラーパケットを、高速シリアルインターフェースへ出力する機能と、を有する。 （もっと読む）

【課題】コンピュータが、ＵＳＢハブを介して周辺機器としての記憶装置との間でデータ転送する場合、ＵＳＢハブへの周辺機器の接続状態を検出するため、その記憶装置をＵＳＢハブを介して接続するときは、コンピュータのＵＳＢポートに直接に挿入して接続するときよりもデータ転送の効率が悪く、時間を要する。
【解決手段】記憶装置とＵＳＢハブを介して接続し、当該ＵＳＢハブに当該記憶装置を接続しているか否かを検出をする接続状態検出部を有するコンピュータを備えたデータ転送システムにおいて、当該コンピュータは、当該記憶装置との間のデータ転送開始を検出する転送開始検出手段を有し、データ転送開始を検出した場合、当該接続状態検出部の接続状態検出機能を停止する停止手段を備えるＵＳＢデータ転送システム。 （もっと読む）

【課題】リード要求に応じたデータの読み出しの遅延を抑制するとともに、キャッシュメモリを制御するプロセッサの処理負荷を軽減すること。
【解決手段】リード要求送信部５２ａは、送信したリード要求のタグを要求管理テーブル５２ｂへ通知する。要求管理テーブル５２ｂは、リード要求送信部５２ａから通知されるタグごとに、リード要求が送信されてからの経過時間を管理する。遅延監視部５２ｄは、要求管理テーブル５２ｂにおいてカウントされるリード要求ごとの経過時間を監視する。そして、遅延監視部５２ｄは、経過時間が警告レベルまたはエラーレベルに達すると、警告メッセージまたはエラーメッセージの送信をメッセージ送信部５１ｃに指示する。メッセージ送信部５１ｃは、キャッシュ接続部５２からの指示により、警告メッセージまたはエラーメッセージを送信する。 （もっと読む）

【課題】ネットワーク計算機システムにおいて、ネットワーク上のネットワークスイッチや外部ディスク装置などの機器の障害発生時には、障害回復ができない場合がある。
【解決手段】複数のサーバと、複数のネットワークと、複数の外部ディスク装置と、管理計算機と、を備える計算機システムにおいて、前記管理計算機は、障害が発生したことを検知し、前記障害を原因として、利用していた前記ディスクにアクセスできなくなる業務停止サーバを検索し、前記検索された業務停止サーバが利用していたディスクと同一の内容を格納するディスクと、そのディスクを含む前記外部ディスク装置を検索し、前記検索された外部ディスク装置にアクセスできる業務再開サーバを検索し、前記検索された業務再開サーバに、前記検索されたディスクを利用して起動するための指示を送信する。 （もっと読む）

【課題】本発明によれば、コストおよびコンピュータの部品点数の増加を招くことなく、物理アドレスを再利用することが可能なテスト方法およびプログラムを実現する。
【解決手段】ＣＰＵ１１１は、フロッピーディスク１００等に格納されたテストプログラム２００を実行する。テストプログラム２００は、通信デバイス１２５の動作をテストする処理を実行する。ＣＰＵ１１１は、通信デバイス１２５の動作不良が検出された場合、通信デバイス１２５の不揮発性メモリ１３１からＭＡＣアドレスを取得し、フロッピーディスク１００に保存する。通信デバイス１２５が新たな通信デバイスに交換された後、ＣＰＵ１１１は、新たな通信デバイスに、フロッピーディスク１００に保存されたＭＡＣアドレスを保存する。 （もっと読む）

【課題】ＩＥＥＥ１３９４インターフェース以外の別のインターフェースで、そのＩＥＥＥ１３９４システム機器と接続する必要なしにＩＥＥＥ１３９４インターフェースの故障を検出できる車載電子機器を提供する。
【解決手段】接続ポートＡ１８２をＩＥＥＥ１３９４システム機器２４から切断し、接続ポートＢ１８３をＩＥＥＥ１３９４システム機器２１と接続し、ナビゲーション装置１と接続しているＩＥＥＥ１３９４システム機器２１〜２４の台数を検出する。次に、接続ポートＡ１８２をＩＥＥＥ１３９４システム機器２４と接続し、接続ポートＢ１８３をＩＥＥＥ１３９４システム機器２１から切断し、ナビゲーション装置１に接続しているＩＥＥＥ１３９４システム機器２１〜２４の台数を検出する。検出した台数とナビゲーション装置１に記憶されている接続台数ととより故障を検出し、故障している場合は、その故障している機器を特定する。 （もっと読む）

【課題】複数の装置により同一処理を実行する情報処理装置の信頼性を向上させる。
【解決手段】第１のステータス取得手段１０３は、第１の装置においてステータスを取得し、第２のステータス取得手段１０４は、第２の装置においてステータスを取得し、ステータス比較手段１０５は、第１のステータス取得手段１０３により取得されたステータスと、第２のステータス取得手段１０４により取得されたステータスとを比較する。ステータス選択手段１０６は、比較された両ステータスが異なる場合に第１のステータス取得手段１０３または第２のステータス取得手段１０４により取得されたステータスのいずれかを選択する。イベント発生手段１０２は、選択されたステータスに応じた共通のイベントを、第１の装置および第２の装置において発生させる。 （もっと読む）

【課題】ドライバやＯＳがＰＣＩ Ｅｘｐｒｅｓｓ特有の機能に対応していない場合であっても、ＰＣＩ Ｅｘｐｒｅｓｓインターフェースのレーン数の縮退が発生した場合に適切な対処をおこなうことができる情報処理装置およびシステムバス制御方法を提供すること。
【解決手段】ＭＭＢ４００は、システムの初期化完了時に、Ｎｅｇｏｔｉａｔｅｄ Ｌｉｎｋ Ｗｉｄｔｈレジスタ２１１ｃの値を参照し、この値を自身が有する記憶手段であるＲＡＭ４２０に記憶しておく。そして、ＯＳやハードウェアから何らかの装置の異常の通知を受けた場合には、再度Ｎｅｇｏｔｉａｔｅｄ Ｌｉｎｋ Ｗｉｄｔｈレジスタ２１１ｃの値を参照して、ＲＡＭ４２０に記憶しておいた値と比較する。そして、両者の値が異なっていた場合には、レーン数の縮退が発生した旨のメッセージをコンソールに送信し、デバイスを切り離す等の所定の対応を実施する。 （もっと読む）

【課題】 ＬＳＩが暴走したとき、ＬＳＩからＣＰＵへ出力されているＷＡＩＴ信号を解除して、ＣＰＵのハングアップを防ぐＷＡＩＴ信号解除回路を得る。
【解決手段】 ＬＳＩから入力されたＷＡＩＴ信号が所定時間以上継続したとき抵抗１０、コンデンサ１１、及びインバータ１２によってエラー信号を発生させ、ＬＳＩから入力されたＷＡＩＴ信号をＣＰＵへ出力するＯＲゲート１３が、インバータ１２からエラー信号を受けたときＣＰＵへのＷＡＩＴ信号出力を解除し、またエラー信号を受けたＣＰＵがＬＳＩをリセットしてＬＳＩからのＷＡＩＴ信号を解除する。 （もっと読む）

【課題】ＩＯ要求のスループットを向上させる。
【解決手段】情報処理装置とストレージ装置に設定された複数の論理ユニットのそれぞれが、複数の論理的なパスで接続されたシステムにおいて、情報処理装置は、データのミラーリングを行うために複数の論理ユニットに対してデータの書き込み要求を発行する。また情報処理装置は、パスの状態を監視し、パスの状態変化があったときに論理ユニットに接続された正常なパスを求めて読出し要求の対象となる論理ユニットを決定し、決定された論理ユニットに対してデータの読出し要求を発行する。 （もっと読む）

【課題】本発明は、ＰＣＩバスを実装するコンピュータ製品の評価試験として、ＰＣＩ信号のネゴシエーションが失敗した場合におけるＲＡＳ試験を確実に行うことができるようにする技術の提供を目的とする。
【解決手段】ＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する設定手段と、リセット信号の変化位置を検出する検出手段と、検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってＰＣＩバスネゴシエーション信号を変更する変更手段とを備えるように構成する。 （もっと読む）

【課題】システムの運用中にＰＣＩカードの交換がされた場合でも、交換されたＰＣＩカードのＶＩＤ／ＤＩＤ情報を確実に採取する。
【解決手段】ＰＣＩカードが交換された後に、そのＰＣＩカードに対してＯＳ６から命令が出された場合、ＰＣＩカード情報採取装置７の発行制御部１１において、その命令を停止し、替わりにＶＩＤ／ＤＩＤ情報読み出し命令をそのＰＣＩカードに対して出力する。受信制御部１２では、発行制御部１１により発行されたＶＩＤ／ＤＩＤ情報読み出し命令に対する受信データをレジスタに保持しておく。診断プロセッサ３はＶＩＤ／ＤＩＤ情報読み出し命令を発行することなく交換されたＰＣＩカードのＶＩＤ／ＤＩＤ情報を採取することが可能となり、ＯＳ６からのＰＣＩカードリセット処理と診断プロセッサからのＶＩＤ／ＤＩＤ情報読み出し命令の競合を発生させることなく、正しいＶＩＤ／ＤＩＤ情報を採取できる。 （もっと読む）