【課題】不揮発性メモリ素子を含む多値論理装置を提供する。
【解決手段】信頼性が改善された多値論理装置に係り、マルチレベル信号を、複数の部分信号に変換するように構成された変換ユニット、及び複数の部分信号をそれぞれ保存する複数の不揮発性メモリ素子を含み、不揮発性メモリ素子それぞれに保存された複数の部分信号それぞれのビット数は、マルチレベル信号のビット数より少ないことを特徴とする多値論理装置である。 （もっと読む）

【課題】低消費電流で正確なデータ読出を行なうことが可能な不揮発性半導体記憶装置を提供する。
【解決手段】このフラッシュメモリでは、４つのメモリマットＭＡＴ０〜ＭＡＴ３の各々にセンスアンプＳＡ０〜ＳＡｍを設け、通常の読出動作モードでは、全メモリマットＭＡＴ０〜ＭＡＴ３のセンスアンプＳＡ０〜ＳＡｍに参照電圧ＶＲを供給し、低速読出モードでは、選択されたメモリマットＭＡＴのセンスアンプＳＡ０〜ＳＡｍのみに参照電圧ＶＲを供給する。したがって、低消費電力で正確なデータ読出を行なうことができる。 （もっと読む）

【課題】インタリーブ動作を実行可能に構成され且つＬＭアドレススキャン動作を実行する半導体記憶装置における消費電力の削減、及び動作の高速化を図る。
【解決手段】複数のカラムのうちの少なくとも１つは、複数ビットのデータの書き込み動作の進行状況を示すＬＭフラグデータを記憶するためのＬＭカラムである。カラム制御回路の各々は、対応するメモリコアにＬＭカラムが存在するか否かを確認するためのＬＭアドレススキャン動作をする。そのＬＭアドレススキャン動作の結果をレジスタに格納し、その後の各種動作においては、前記データラッチ回路に保持されたデータが第１のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行する一方、前記レジスタに保持されたデータが第２のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行しない。 （もっと読む）

【課題】本発明は、ランダムに配置された個々の発光材料の振動ダイポールモーメントの向き・強度に応じた近接場光からなる光パターンを表示可能な光パターン表示媒体、その光パターンを瞬時に観測可能な光パターン算出方法及び光認証システムを提供することを課題とする。
【解決手段】側面に官能基が取り付けられた炭素繊維材料にクマリン又はその誘導体からなる発光材料を分散させてなる板状部材２２と、板状部材２２の一面２２ａに配置された第１の導電部材２４と、板状部材２２の他面２２ｂに配置された第２の導電部材２１とを有し、第１の導電部材２４は複数の光透過部２３ｃが互いに等間隔となるように配置された金属基板２３であり、光透過部２３ｃの最大径ｄが前記発光材料の最大発光ピーク波長の１／２以下である光パターン表示媒体１０を用いることによって、前記課題を解決できる。 （もっと読む）

【課題】３次元型の半導体記憶装置のパフォーマンスの向上を図る。
【解決手段】
制御回路は、メモリセルに与えられる複数の閾値電圧分布の下限と上限との間の電圧である読み出し電圧を、選択された前記ワード線に印加することにより、メモリセルが保持するデータを読み出す読み出し動作を実行する。更に制御回路は、読み出し電圧よりも大きいベリファイ電圧を選択されたワード線に印加してメモリセルの読み出しを行うことにより、書き込み動作が完了したか否かを判定するベリファイ動作を実行する。そして制御回路は、選択されたワード線に接続された複数のメモリセルそれぞれの閾値電圧が所定値以下であるか否かを判定し、複数のメモリセルにおいて所定数以上のデータ変動が発生したか否かを判定するデータ変動判定動作を実行する。 （もっと読む）

【課題】
実施形態は、動作効率の低減を防止可能なメモリシステムを提供する。
【解決手段】
本実施形態のメモリシステムによれば、半導体チップの内部温度とアクセス可否とを対応づけたデータを保持する第１記憶部と、前記半導体チップの内部温度を計測する温度計測部と、前記データから、計測された内部温度に対応するアクセス可否を算出し、アクセス可の半導体チップに対して、シーケンスを実行し、アクセス否の半導体チップに対して、シーケンスを実行しない制御部とを備えることを特徴とする。 （もっと読む）

【課題】１つの実施形態は、例えば、出荷後においてメモリセルの動作特性を変更できる半導体記憶装置を提供することを目的とする。
【解決手段】１つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。メモリセルアレイでは、複数のメモリセルが配列されている。記憶部は、選択される候補となる複数の動作パラメータを予め記憶する。選択部は、ユーザからの変更指示に応じて、前記複数の動作パラメータのうち前記メモリセルを動作させるために使用すべき動作パラメータを選択する。起動処理部は、ユーザからの起動指示に応じて、電源を起動するとともに、前記選択部により選択された動作パラメータを前記記憶部から読み出して使用可能な状態に設定する。動作制御部は、前記起動処理部により使用可能な状態に設定された動作パラメータを使用して、前記メモリセルを動作させる。 （もっと読む）

【課題】 プリチャージ動作を不要にすることで、読み出しアクセス時間を短縮する。
【解決手段】 メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。第１制御回路は、読み出し動作時に、一対のセルトランジスタのコントロールゲートを活性化レベルに設定する。第２制御回路は、読み出し動作時に、第１電圧線を第１電圧に設定し、第２電圧線を第１電圧より高い第２電圧に設定する。読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。これにより、読み出し動作において、メモリセルに保持されている論理に応じて、接続ノードを第１電圧または第２電圧に設定できる。 （もっと読む）

【課題】記憶装置の動作を安定させる。
【解決手段】EEPROM１０１は、信号端子SO、電源端子Vin、接地端子GND、および、データの読み出しおよび書き込みを制御する制御部１１２を備え、信号端子SOと電源端子Vinとの間において、信号端子SOから電源端子Vinに電流が流れる方向に寄生ダイオードD101が形成されている。電源Vccの電圧の最大値をVcc(max)、寄生ダイオードD101の順電圧の最小値をVf1(min)、EEPROM１０１の書き込み禁止電圧の最小値をVi(min)、EEPROM１０１のデータ書き込み時の消費電流の最小値をI1(min)とした場合に、プルアップ抵抗R101の抵抗値Ruが、Ru≧(Vcc(max)−Vf1(min)−Vi(min))／I1(min)を満たす。本発明は、例えば、EEPROMおよびその周辺回路に適用できる。 （もっと読む）

【課題】 メモリセルから安定して正常な読出しが可能な低電圧動作の範囲を拡げることができるメモリ装置を提供する。
【解決手段】 不揮発性のＦＥＴ型メモリセルに記憶されたデータに対応して読出し電流を出力するメモリ部と、基準電流を発生する基準電流発生部と、読出し電流と基準電流とを大小比較してその比較結果を出力する電流比較部と、を備え、メモリ部は電源電圧を昇圧して昇圧電圧を発生する昇圧手段を有し、データの読出し時に昇圧電圧をメモリセルのゲート電圧として印加して読出し電流を出力し、基準電流発生部は、昇圧電圧に応じた電圧が一方の入力端子に印加される差動増幅器と、差動増幅器の出力電圧に応じた電圧を差動増幅器の他方の入力端子に印加する帰還手段と、差動増幅器の出力電圧に応じて基準電流を生成する電流出力手段と、を有する。 （もっと読む）

【課題】 リファレンスメモリセルの閾値電圧を設定するための試験時間を短縮する。
【解決手段】 記憶部は、リファレンスメモリセルのいずれかである選択リファレンスメモリセルを示す情報を記憶する。デコード部は、リアルメモリセルがアクセスされるときに、記憶部に記憶されている情報に応じて選択リファレンスメモリセルに対応する１つの選択信号を出力し、複数のリファレンスセルトランジスタの閾値電圧を設定するときに、複数のリファレンスメモリセルにそれぞれ対応する複数の選択信号を出力する。スイッチ回路は、選択信号をそれぞれ受けてオンし、リファレンスメモリセルのドレインをリファレンスグローバルビット線にそれぞれ接続する。制御部は、リファレンスセルトランジスタの閾値電圧を設定するときに、リファレンスワード線およびリファレンスグローバルビット線をそれぞれ所定の電圧に設定する。 （もっと読む）

【課題】データバイトをＮＯＲフラッシュメモリに書き込む方法を提供する。
【解決手段】
本発明が提供するデータバイトをＮＯＲフラッシュメモリに書き込む方法は、ソフトウェアスイッチを設け、消去停止/再開装置の動作を制御することに用い、組み込んだ書き込みデータバイトの大きさの閾値により、該書き込み前の消去プロセスを停止するかを判断することに用い、ジャーナリングファイルシステムデータを読み取るステップを優先的に行うことを許可し、又は、データバイトを書き込むプロセスの完了を待って、ジャーナリングファイルシステムデータの読み取りを再開する。 （もっと読む）

【課題】アクセス遅延の発生を抑制することができる不揮発性記憶装置を提供する。
【解決手段】ビット線ＢＬの電圧の大きさと基準電圧線４０の基準電圧ＶＲＥＦの大きさとの比較に先立って充電回路１１４によりビット線ＢＬを定電圧ＶＲＥＦＥＱで充電してから、差電圧出力回路１１６Ｂにより、直列回路５８を利用して基準電圧ＶＲＥＦの大きさとビット線ＢＬの電圧の大きさとの差に応じた差電圧を生成し、充電の開始に伴う直列回路５８のＰＭＯＳトランジスタ６０Ｃ及びＮＭＯＳトランジスタ６２Ａ，６２Ｃのゲート電圧の上昇を抑制するようにカップリング相殺回路３４によってＰＭＯＳトランジスタ６０Ｃ及びＮＭＯＳトランジスタ６２Ａ，６２Ｃに生じたカップリング電荷を吸収する。 （もっと読む）

【課題】書き込みデータにおける値の偏りを平準化する際に要する時間を短縮する。
【解決手段】半導体記憶装置は、第１の値と、第２の値とのいずれかを示すデータを記憶するメモリセルを複数有するメモリアレイと、メモリアレイに記憶させたデータにおいて、第１の値の数と、第２の値の数とのいずれが多いかを判定する転送済データ判定部と、外部から入力されるデータのデータ量がメモリアレイへの書き込み単位に達するごとに、メモリアレイに書き込むデータにおいて、第１の値と、第２の値とのいずれの値が多く含まれているかを判定する書込データ判定部と、転送データ判定部の判定結果及び書込データ判定部の判定結果に応じて、各ビットの値を反転させた書き込みデータと、書き込みデータとのいずれかを選択してメモリアレイに記憶させる書込データ選択部を備えている。 （もっと読む）

【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するデータ入力バッファ１０２と、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、メモリセルから取得した第２データのエラーを検出するエラー検出回路１０４と、メモリセルから第２データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１とを備える。 （もっと読む）

【課題】 読み出し性能を向上可能な不揮発性メモリ装置及びその読み出し方法を提供する。
【解決手段】 第１ワードラインと接続する第１メモリセルに格納されたデータを読み出すための要請を受信する（Ｓ１００）。次に、Ｓ１００での要請に応じて第２ワードラインに接続するメモリセルがプログラムされたか否かを判別する（Ｓ１１０）。第２ワードラインに接続するメモリセルがプログラムされている場合、第１ワードラインのメモリセルから読み出されたデータに基づいて第１ワードラインの読み出し動作を実行する（Ｓ１２０）また、第２ワードラインに接続するメモリセルがプログラムされていない場合、第１ワードラインのメモリセルから読み出されたデータに関係なく第１ワードラインの読み出し動作を実行する（Ｓ１３０）。これにより、閾値電圧ばらつきが広くなることによって生じる読み出しエラーを減少させることができる。 （もっと読む）

【課題】フラッシュメモリデバイスを用いてデータを記憶及び検索するための方法及びシステムを提供する。
【解決手段】フラッシュメモリに装置が含まれる。本フラッシュメモリには、複数のメモリセルが含まれ、各メモリセルは、デジタル記憶の実現に用いるための電荷蓄積容量を有する。装置には、書き込み動作及び読み出し動作において各メモリセルにアクセスする処理装置が含まれる。更に、各メモリセルに対する複数のデータ値定義用の目標電荷レベルを付加するようプロセッサに指示するための命令セットが含まれる。目標電荷レベルは、電荷蓄積容量に対してプログラムにより可変である。 （もっと読む）

【課題】ブートロードを必要とするシステムに用いる不揮発性半導体記憶装置においてブートロード時間を短縮することを課題とする。
【解決手段】ブートデータを記憶した記憶領域１０ａと、ブートデータを格納する第１のＲＡＭ（ブートＲＡＭ２１）と、ブートデータが第１のＲＡＭの記憶容量を超える場合にブートデータのうちの残りのデータを格納する第２のＲＡＭ（バッファＲＡＭ２２またはバッファＲＡＭ２３）と、第２のＲＡＭに格納動作をさせるか否かを示すフラグ情報と、第２のＲＡＭに格納されるブートデータの第１の記憶領域における位置を示すアドレス情報と、を記憶した不揮発性領域４０と、ブートデータを第１の記憶領域から第１のＲＡＭへ転送し、続いて、フラグ情報とアドレス情報に基づいて、ブートデータの残りのブートデータを第１の記憶領域から第２のＲＡＭへ転送する制御部３０と、を備える。 （もっと読む）

【課題】データの信頼性を向上させた多値記憶セルを用いたメモリシステムを提供する。
【解決手段】メモリシステムは、ワード線、並びに、前記ワード線で選択され、異なる複数の物理量レベルによってデータを記憶する複数のメモリセルを有するセルアレイと、外部から入力された第１のデータを保持するレジスタと、前記レジスタに保持された第１のデータを第２のデータに変換してこの第２のデータを前記レジスタの第１のデータを保持する領域に上書きし、更に、前記レジスタに保持された第２のデータを前記メモリセルに記録する第３のデータに変換してこの第３のデータを前記レジスタの第２のデータを保持する領域に上書きするデータ変換部とを備えたことを特徴とする。 （もっと読む）

【課題】書き込みを高速化した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１１０は、ベース半導体層１０ａと、電極７０ａと、チャネル半導体層３０ａと、ベーストンネル絶縁膜２０ａと、チャネルトンネル絶縁膜４０ａと、電荷保持層５０ａと、ブロック絶縁膜６０ａと、を有するメモリ部ＭＣ１を備える。チャネル半導体層３０ａは、ベース半導体層１０ａと電極７０ａとの間に設けられ、電極７０ａに対向するチャネル部３１ａを含む。ベーストンネル絶縁膜２０ａは、ベース半導体層１０ａとチャネル半導体層３０ａとの間に設けられる。チャネルトンネル絶縁膜４０ａは、電極７０ａとチャネル部３１ａとの間に設けられる。電荷保持層５０ａは、電極７０ａとチャネルトンネル絶縁膜４０ａとの間に設けられ、電荷を保持する。ブロック絶縁膜６０ａは、電極７０ａと電荷保持層５０ａとの間に設けられる。 （もっと読む）