【課題】電荷格納層を有する選択トランジスタのしきい電圧分布を減らすメモリ装置、特にＮＡＮＤフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステムを提供する。
【解決手段】本発明のＮＡＮＤフラッシュメモリ装置のプログラム方法は、選択トランジスタを熱電子注入方式でプログラムし、選択されたメモリセルをＦ−Ｎトンネルリングを用いてプログラムする。本発明による選択トランジスタの熱電子注入方式のプログラムは選択トランジスタのしきい電圧分布を減らすことができる。 （もっと読む）

メモリ（１５０）は、分離領域（１７０）により第２電荷格納領域（１６４Ｂ）から分離された第１電荷格納領域（１６４Ａ）を備える。メモリ（１５０）の少なくとも一つの電荷格納領域の消去を行うため、電荷格納領域（１６４Ａ，Ｂ）のうち少なくとも一つの電荷格納領域から基板（１５４）へ電子がＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）トンネリングする、メモリ１５０の消去技術を提供する。単一の電荷格納領域の異なるレベルや状態にプログラムことができるほかの技術を提供する。 （もっと読む）

【課題】フラッシュメモリ装置においてリーク電流及びプログラムディスターブを抑制すること。
【解決手段】本発明の実施例に従って構成されたフラッシュメモリシステム３００は、仮想接地方式のアレイ構成（３０２）を採用している。プログラム動作中において、対象メモリセル（７０６）には負の基板電圧が印加され、当該電圧がなければ対象メモリセル（７０６）内を流れてしまうであろうリーク電流を制御または排除する。当該負の基板電圧はまた、対象セルのドレインに対応するビット線（ＢＬ２）の下方に空乏領域（７１４）をより深く拡張することにより、対象セルに隣接するセル（７０８）におけるプログラムディスターブの発生を抑制する。当該負の基板電圧は、ベリファイ動作（プログラムベリファイ、弱プログラムベリファイ、消去ベリファイ）の間にも、対象セル（７０６）に印加され、当該電圧がなければ引き起こされるであろうベリファイ動作中のエラーを抑制または排除する。 （もっと読む）

デュアルビットメモリデバイスは、分離領域（１７０）によって第２の電荷蓄積領域（１６４Ｂ）から離れて配置された第１の電荷蓄積領域（１６４Ａ）を含む。メモリを消去する方法は、電荷蓄積領域（１６４Ａ、Ｂ）を消去するために、電荷蓄積領域（１６４Ａ、Ｂ）に電子が注入されることにより提供される。メモリを書き込む方法は、電荷蓄積領域（１６４Ａ、Ｂ）に書き込むために、電荷蓄積領域（１６４Ａ、Ｂ）の少なくとも一方にホールが注入されることにより提供される。 （もっと読む）

【課題】２ビット格納型不揮発性メモリセルのプログラムと消去状態のセル電流比の増大をはかるとともに消費電力を低減する。
【解決手段】プログラム状態をドレインおよびソース接合エッジ近傍の２局所領域に電子注入された状態、消去状態は２局所領域の電子が中和またはホールが注入された状態とし、読み出しバイアスを線形領域とする。プログラム状態のセル電流は、ソース側の注入電荷は導電チャンネルの形成に必要な電子キャリアの流入を抑制すると共に、ドレイン側の注入電荷はその近傍の導電チャンネルの形成を制限しセル電流の抑制することができ、読みだし電流の低減、セル電流比の向上と読みだし動作マージン改善を実現する。 （もっと読む）

【課題】いわゆるＮＡＮＤ型ＭＯＮＯＳメモリデバイスにおいて、１つのメモリトランジスタに対するデータの書き込みと消去をビット単位で任意に行うことを可能にする。
【解決手段】書き込みにおいては、選択されたメモリトランジスタの電荷蓄積膜（ＯＮＯ膜）３０の第１局部と第２局部に独立に、いわゆるＣＨＥ注入により電子を注入する（第１および第２の電荷注入ステップ）。一方、消去においては、第１局部（Ａ部）に対する電子の注入時にドレインとして機能するソース・ドレイン領域２２側で、バンド−バンド間トンネル電流に起因したホールを発生させ、これをＡ部に注入し、注入したホールによって、Ａ部に注入されている電子の少なくとも一部を電気的に相殺する（第３の電荷注入ステップ）。第３の電荷注入ステップにおいて第２局部（Ａ部と反対側の局部）にホールを注入する場合はソースとドレインの機能を入れ替える。
（もっと読む）

不揮発性半導体記憶装置は、１メモリセル当たり２ビットの情報を格納する複数の不揮発性メモリセルと、不揮発性メモリセルに対して新規データ書き込みと同時に既存データのリフレッシュを行うプログラム動作において、新規データ書き込み対象ビットを第１の閾値によりベリファイし、既存データのリフレッシュ対象ビットを第２の閾値によりベリファイする制御回路を含み、第１の閾値より第２の閾値が低いことを特徴とする。
（もっと読む）

【課題】 不揮発性半導体記憶装置の高速化を実現すること。
【解決手段】 本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 （もっと読む）

【課題】データの書き込み時間を低減することができる不揮発性半導体記憶装置及びデータ読み書き方法を提供すること
【解決手段】不揮発性半導体記憶装置１０は、メモリセルアレイ２０と、シフト値ＳＦＴを格納するシフト値格納領域２５と、メモリセルアレイ２０及びシフト値格納領域２５に対するデータの読み書きを制御する制御回路５０と、制御回路５０に接続されたデータ処理回路１００とを備える。「シフト値ＳＦＴ」は、多値データが示す複数のデータ値とメモリセル２１が有する複数の閾値電圧との対応関係を示す。このデータ処理回路１００は、シフト値ＳＦＴを可変に設定する。 （もっと読む）