【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】高耐圧回路の素子破壊を防止する際、半導体チップ面積の増大を軽減する。
【解決手段】半導体集積回路ＩＣは、高電源電圧で動作する高耐圧回路１００、２００と低電源電圧で動作する低耐圧回路３００、４００を内蔵する。入力信号Ａに応答して、高耐圧回路の第１素子５と第２素子３はオン状態とオフ状態に、低耐圧回路の第３素子７と第４素子８はオフ状態とオン状態に制御される。この状態において、高電源電圧供給端子に所定レベルのサージ電圧が供給される。この状態で、初期サージ電流が第１素子５と第２素子３の容量を介して低耐圧回路の出力端子Ｙに流入する。出力端子Ｙの電圧降下は、高耐圧回路の第２素子３のターンオン電圧に設定される。第２素子３はオフ状態からオン状態に制御されて、サージ電圧のエネルギーを吸収するサージ吸収電流が第１素子５と第２素子３に流入する。 （もっと読む）

【課題】レベルシフト回路を多数必要としない高電圧出力のプッシュプル型駆動回路を実現する。
【解決手段】プッシュプル型駆動回路は、ハイサイドの複数のトランジスタ（１１，１２）のスイッチング動作を制御する制御回路（３）と、制御回路（３）が複数のトランジスタ（１１，１２）をオフ制御するときに出力する制御信号を複数のトランジスタ（１１，１２）がオフ可能な第１の電圧にシフトして複数のトランジスタのいずれか一つ（１１）のゲートに入力するレベルシフト回路（４）と、レベルシフト回路（４）の出力が第１の電圧のときには当該出力を残りのトランジスタ（１２）のゲートに入力する一方、それ以外のときには制御回路（３）の制御に従って残りのトランジスタ（１２）の各ゲート入力をハイインピーダンスおよび複数のトランジスタ（１１，１２）がオン可能な第２の電圧のいずれか一方に設定する導電選択回路（５）とを備えている。 （もっと読む）

【課題】レベルシフタによる面積の増加や電力の増加がなく、高耐圧Ｐ型ＦＥＴの電流能力を分散させるレベルシフト出力回路を提供すること。
【解決手段】レベルシフタ４０は、電源ＮＶＤＤ３と電源ＮＧＮＤ間に接続され、入力信号Ｓｉｎ１“Ｌ”に応じて出力信号“Ｌ”を出力し、入力信号Ｓｉｎ２“Ｈ”に応じて出力信号“Ｈ”を出力する。高圧インバータ５０−１〜５０−ｚは、電源ＮＶＤＤ３と電源ＮＧＮＤ間に接続され、制御信号Ｓｃｔｒ１“Ｌ”とレベルシフタ４０からの出力信号“Ｌ”とに応じて出力信号“Ｈ”を出力し、制御信号Ｓｃｔｒ２“Ｈ”とレベルシフタ４０からの出力信号“Ｈ”とに応じて出力信号“Ｌ”を出力する。高耐圧Ｐ型ＦＥＴ６０−１〜６０−ｚは、電源ＮＶＤＤ３と電源出力ノードＮＶＤＤ２間に接続され、それぞれ、高圧インバータ５０−１〜５０−ｚからの出力信号“Ｌ”に応じて電圧ＶＤＤ３を供給する。 （もっと読む）

【課題】半導体チップの箇所による電気的特性ばらつきを判別できるようにする。
【解決手段】駆動信号を出力する複数の出力パッド１６を、半導体チップ１０の一辺に沿って配置する。また、ＰＮ接合ダイオード２０ａで互いに接続された２つの第１及び第２測定パッド２０ｂ，２０ｃをそれぞれ有した複数の観測端子部２０を形成する。そして、少なくとも２つの観測端子部２０は、互いに離間して、出力パッド１６が配置された一辺に沿って配置する。 （もっと読む）

【課題】大幅な設計変更を必要とせず、簡単な回路の付加と制御信号のタイミング変更だけで、下り傾斜波形電圧の到達電圧を切換えて安定した書込み放電を発生させる。
【解決手段】維持パルス発生回路５２は、電力回収用のコンデンサＣ７６から走査電極へ向かう電流経路を形成する第１のスイッチＱ７７と、高圧側の電圧にクランプする第２のスイッチＱ７１と、走査電極から電力回収用のコンデンサＣ７６へ向かう電流経路を形成する第３のスイッチＱ７８と、低圧側の電圧にクランプする第４のスイッチＱ７４とを有し、初期化波形発生回路６０は、緩やかに下降する傾斜波形電圧を発生する下り傾斜波形発生回路６６と、第３のスイッチＱ７８の制御信号および第４のスイッチＱ７４の制御信号の少なくとも１つに依存して決まる所定の電圧を発生する電圧発生回路６７と、下り傾斜波形発生回路６６の出力と所定の電圧とを比較する比較回路６８とを有する。 （もっと読む）

【課題】電力回収用スイッチの電流能力の低下を抑える。
【解決手段】電力回収用スイッチ１は、ＰｃｈＦＥＴ１ａと、ＮｃｈＦＥＴ１ｂとが直列接続される。また、ＰｃｈＦＥＴ１ａとＮｃｈＦＥＴ１ｂとは、同時にオンまたはオフされる。出力の立ち上がり時には、出力端子４に接続するＮｃｈＦＥＴ１ｂのソース電極はＧＮＤ電位、ゲート電極にはＶＤＨが印加され、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。出力の立ち下がり時には、初期段階でＰｃｈＦＥＴ１ａのソース電極はＶＤＨ電位、ゲート電極はＧＮＤ電位となり、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。いずれの場合も初期段階において、ゲート・ソース間にはＶＤＨが印加されるので、ＦＥＴの最大の電流能力を得ることができる。 （もっと読む）

【課題】片側駆動で使用するアドレスドライバＩＣを一部低耐圧化することでチップサイズを小型化し、低コスト化する。
【解決手段】複数の表示セルを含むプラズマディスプレイ装置であって、Ｙ電極と、隣接するＹ電極との間で、維持放電を行う電極であって、基準電位に接続されたＸ電極と、アドレス電極と、を備え、アドレス電極を駆動するアドレスドライバのハイレベルを出力する第２のスイッチ素子（Ｑ１）の耐圧を、ローレベルを出力する第１のスイッチ素子（Ｑ２）より低くする。このため、第２のスイッチ素子（Ｑ１）とアドレス電極との間にダイオード（Ｄｉ）を挿入する。 （もっと読む）

【課題】プラズマディスプレイ装置の維持パルスの立上り時間を精度よく制御するとともに誤った制御信号を禁止する保護機能を付加する。
【解決手段】維持パルス発生回路は、維持電源の高電圧側に表示電極を接続する第１のクランプスイッチＱ５１と、維持電源の低電圧側に表示電極を接続する第２のクランプスイッチＱ５４とを有し、第１のクランプスイッチＱ５１を制御する第１のクランプ制御信号Ｓｉｇ５１と第２のクランプスイッチＱ５４を制御する第２のクランプ制御信号Ｓｉｇ５４との少なくとも１つはフォトカプラ８７を介して伝達され、フォトカプラ８７の発光ダイオードＤ８７の一方の端子に第１のクランプ制御信号Ｓｉｇ５１を入力し発光ダイオードＤ８７の他方の端子に第２のクランプ制御信号Ｓｉｇ５４を入力する。 （もっと読む）

【課題】表示セルを駆動する際に、無駄な信号出力に要する時間を削減するとともに消費電力を低減する。
【解決手段】表示画像に応じたハイレベルまたはローレベルの入力信号が、所定のタイミングでラッチ回路１３０に取り込まれ、その信号レベルが保持される。そして、ラッチ回路１３０からの出力信号は、遅延／レベルシフト回路１５０によって、より大きな振幅の信号に変換されて、表示セルを駆動するための駆動信号が生成される。また、ラッチ回路１３０により保持された信号レベルに応じた駆動信号が出力された後、ラッチ回路１３０により次の入力信号が取り込まれてその信号レベルが保持されるまでの期間において、データクリア部１３１によって、ラッチ回路１３０に保持された信号レベルがクリアされて、ラッチ回路１３０からの出力信号がローレベルに設定される。 （もっと読む）

【課題】スイッチングノイズや電磁波ノイズの発生を抑制可能で回路面積の小さい半導体集積回路を提供する。
【解決手段】比較回路ＣＰ１〜ＣＰ４により、自身のラッチ回路ＬＴ１〜ＬＴ４の出力状態と両隣の出力ビット回路部１〜４におけるラッチ回路ＬＴ１〜ＬＴ４の出力状態とを比較し、その比較結果と、次のデータにおける比較回路ＣＰ１〜ＣＰ４の比較結果とを比較回路Ｍ１〜Ｍ４で比較し、１つおきの出力ビット回路部１〜４でのみ有効になる遅延切替回路Ｄ１〜Ｄ４は、比較回路Ｍ１〜Ｍ４の比較結果より、自身のラッチ回路ＬＴ１〜ＬＴ４の出力状態と、両隣の出力ビット回路部１〜４におけるラッチ回路ＬＴ１〜ＬＴ４の出力状態とが同一の出力状態で揃って遷移したことを検出した場合、自身の出力信号の伝達遅延時間を両隣の出力ビット回路部１〜４よりも長くする。 （もっと読む）

【課題】回路規模及び制御配線の増大を回避し、ＰＤＰ駆動回路の一斉動作時の雑音やそれに伴うＥＭＩを低減する。
【解決手段】ＰＤＰ駆動用半導体集積回路は、入力信号を入力信号の振幅よりも大きい振幅を有する高電圧パルスに変換して出力するＰＤＰ駆動回路を複数備える。複数のＰＤＰ駆動回路の各々が、互いに異なるタイミングで動作して高電圧パルスを順次出力する順次動作機能と、複数のＰＤＰ駆動回路の各々が全て同じタイミングで動作して高電圧パルスを一斉に出力する一斉動作機能とを有する。順次動作時及び一斉動作時の双方において、高電圧パルスの電圧レベルがロウレベルからハイレベルに変化する速度及びロウレベルからハイレベルに変化する速度のうちの少なくとも１つを制御する。 （もっと読む）

【課題】安全性を考慮し、かつ大画面パネルであっても駆動でき、比較的簡単な回路構成で維持電極に第１の電圧および第２の電圧を印加する維持電極駆動回路を備えたプラズマディスプレイ装置を提供する。
【解決手段】維持電極駆動回路は、維持電源の電圧よりも低い第１の電圧および第２の電圧を発生する電圧発生回路６０を備え、電圧発生回路６０は、第１のインダクタＬ６２を有するダウンコンバータで構成されかつ第１の電圧を発生する第１電圧発生部６２と、この第１電圧発生部６２の第１のインダクタＬ６２と誘導結合した第２のインダクタＬ６４を有しかつ第１の電圧に出力電圧を重畳して第２の電圧を発生させる第２電圧発生部６４とを備えた。 （もっと読む）

【課題】出力端子からツェナーダイオードを通してレベルシフト回路へ負荷電流が流れる経路を遮断して、出力端子を完全にハイインピーダンスにする出力回路を提供する。
【解決手段】出力回路は、ハイサイドトランジスタ１３と、ローサイドトランジスタ１４と、ゲート保護回路１０と、レベルシフト回路８と、プリドライバ回路７とを備える。レベルシフト回路８は、ハイサイドトランジスタ１３をオフさせてから所定時間経過後に、出力端子４からレベルシフト回路８への電流径路を遮断状態にする。 （もっと読む）

【課題】プラズマ表示装置及びその駆動装置を提供する。
【解決手段】スイッチング制御信号を出力するスイッチング制御部５１２、スイッチング制御部５１２の出力端に連結され、スイッチング制御信号によりオン／オフされる第１スイッチングトランジスタ５１４、第１端が維持電圧を供給する第１電圧入力端と連結され、第１スイッチングトランジスタのオン／オフに対応して、オン／オフ制御される第２スイッチングトランジスタ５１６、及び一端が第２スイッチングトランジスタ５１６の第２端及び第１電極の接続点に連結され、第２スイッチングトランジスタの導通時維持電圧に対応して、充電される電圧を第１電極に供給するキャパシタを含む駆動装置を提供する。これにより、一つの電圧変換装置で維持電圧から所望のレベルの電圧を生成することはもちろん所定期間の間だけ電極に供給するように制御できる。 （もっと読む）

【課題】高集積化及び高信頼性を実現した半導体集積回路装置を提供する。
【解決手段】第１電圧電源で動作するＣＭＯＳ回路により形成された信号で、上記第１電圧電源よりも高い第２電圧電源に対応した出力信号を形成する出力回路を制御する半導体集積回路装置である。上記ＣＭＯＳ回路のうち、そのラッチアップ状態によって上記出力ＭＯＳＦＥＴを同時にオン状態にさせる可能性を持つ回路部分のＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴは、絶縁性分離手段により互いに電気的に分離された半導体領域に振り分けて形成する。上記第１回路部分を除く第２回路部分は、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとが絶縁性分離手段により電気的に分離された同じ半導体領域内に形成する。 （もっと読む）

【課題】ＰＤＰの駆動装置の電力回収率を向上する。
【解決手段】出力バッファ回路１０は、２つのＮｃｈＭＯＳトランジスタＱ１、Ｑ２を縦続接続したトーテムポール回路で構成され、２つのＭＯＳトランジスタの接続点（ＶＯＵＴ）を表示セルのデータ電極Ｃ０に接続する。レベルシフト回路１１は、ＣＭＯＳ回路で構成され、出力バッファ回路１０を駆動する。電荷回収回路１３は、出力バッファ回路１０の電源ＶＤＤ２に接続され、表示セルの放電後のデータ電極Ｃ０に残存する電荷を回収して再利用する。電源制御回路１２は、電荷回収回路１３における回収・再利用のサイクルの一部期間において、レベルシフト回路１１の電源電圧が出力バッファ回路１０の電源電圧とＭＯＳトランジスタの閾値電圧との和を超えるように制御する。 （もっと読む）

【課題】アドレス放電特性を改善できるプラズマディスプレイパネルの駆動装置及びその方法を提供する。
【解決手段】前記スキャンバイアス電圧のバイアスレベルを傾斜的に変化させるレベル変換部２０と、前記変化されたバイアスレベルを有する前記スキャンバイアス電圧をスキャン電極に順次印加するスキャン駆動部２２と、を含んでプラズマディスプレイパネルの駆動装置を構成する。 （もっと読む）

【課題】 容量性負荷を駆動する出力回路のスイッチング素子の駆動能力、特に低電圧領域での駆動能力を改善して電力回収効率を向上させ得ること。
【解決手段】 駆動回路は、正の制御電圧に応じて導通する第１スイッチング素子ＮＴ１と第２スイッチング素子ＮＴ２とが直列接続されたトーテムポール構造を有するトーテムポール回路２２と、第１スイッチング素子ＮＴ１の他方の被制御電極に接続されておりトーテムポール回路２２を介して容量性負荷Ｃｐを充放電する電力回収回路１９と、第１スイッチング素子ＮＴ１および第２スイッチング素子ＮＴ２の各々のスイッチングを制御する出力制御回路２０，２１とを備える。 （もっと読む）

【課題】隣接アドレス信号の変化方向に影響されることなくアドレス信号の遷移時間をほぼ一定にし、画素の誤点灯および電磁放射の発生を防止するとともに消費電力が少なくて済むプラズマディスプレイ装置のアドレス電極駆動回路を提供する。
【解決手段】２つの直列形態の出力ＭＯＳＦＥＴＱ１１とＱ１２を備え、プラズマディスプレイ装置の信号線のいずれかに接続される出力回路（６４Ａ）と、定電流用トランジスタＱ１を含み、入力信号に応じて上記出力ＭＯＳＦＥＴの一方（Ｑ１１）をオフ状態からオン状態にさせるときに該出力ＭＯＳＦＥＴのゲート容量に定電流を流す駆動回路６３Ａを設ける。 （もっと読む）