【課題】本発明の実施形態は、ベース層の幅を狭く形成しエミッタ層の不純物濃度を高くした低雑音特性を有する半導体装置の製造方法を提供することを目的とする。
【解決手段】一実施形態に係る半導体装置の製造方法は、第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程（Ｓ０２〜Ｓ０４）と、前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程（Ｓ０５〜Ｓ０７）と、を備えたことを特徴とする。 （もっと読む）

【課題】ＳｉＣ内に縦型ダイオードおよびトランジスタを作る方法が提供される。
【解決手段】この発明に従った方法は、マスク（たとえば機構を素子にエッチングするために以前使用されたマスク）を選択的エピタキシャル成長または選択的イオン注入用に使用する。このように、静電誘導トランジスタおよびバイポーラ接合トランジスタのゲート領域およびベース領域が、セルフアラインプロセスで形成可能である。プレーナダイオードおよびプレーナエッジ終端構造（たとえばガードリング）を作る方法も提供される。 （もっと読む）

【課題】基板の表面をトレンチ構造にしてベース領域及びベース電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０は、Ｎ型不純物として、例えば、アンチモンが含有され、コレクタ領域ＲＣを形成している。シリコン基板１０の表面には、複数の凹部１０ａ、１０ａ、…を形成してある。各凹部１０ａを除くシリコン基板１０の表面の一部には、エミッタ領域ＲＥが各凹部１０ａで離隔されるように形成してあり、コレクタ領域ＲＣの上側であって、各凹部１０ａの底面及び側面、並びにエミッタ領域ＲＥの下側には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。 （もっと読む）

【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。
【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にエミッタ引き出し電極７が形成され、エミッタ引き出し電極７およびそのサイドウォール直下を除いたＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５にボロン注入でベース引き出し電極１１が形成され、リンをＳｉキャップ層５中に拡散してエミッタ拡散層５ａが形成され、ボロンをＳｉコレクタ層３ａ中に拡散して外部ベース拡散層１ｃが形成され、エミッタ拡散層５ａの直下の真性ベース領域Ｂint に対して、ベース引き出し電極１１と外部ベース拡散層１ｃで構成される外部ベース注入領域Ｂexを自己整合的に形成し、ベースリンク領域を削除し、ベース抵抗を低減できる。 （もっと読む）

本発明は、低減したコレクタ直列抵抗及び低減したコレクタと基板間の静電容量のために、改良された性能を有するバイポーラトランジスタを提供するものである。該バイポーラトランジスタは、リソグラフィ技術で達成し得ない寸法に大きさを低減することができる突起部（５）を含む。突起部（５）は、コレクタ領域（２１）及びベース領域（２２）を備え、該コレクタ領域（２１）は、第一コレクタ接続領域（３）の第一部分を覆い且つ電気的に接続する。第二コレクタ接続領域（１３）は、第一コレクタ接続領域（３）の第二部分を覆い、突起部（５）の側壁を覆う絶縁層（１０，１１）により突起部（５）から分離される。ベース領域（２２）との接触は、突起部（５）に隣接して、絶縁層（１４）で第二コレクタ接続領域（１３）から分離されるベース接続領域（１５）により提供される。コレクタコンタクト（３１）とベースコンタクト（３２）が、第二コレクタ接続領域（１３）の露出部分上と、除去されない一部のベース接続領域（１５）上に同時に形成される。
（もっと読む）

本発明は、バイポーラ半導体素子、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法に関する。本発明の方法は、下記のステップ、すなわち、半導体基板（１）上に第１の導電型（ｐ）の第１の半導体エリア（３２，３４）を形成するステップと、前記半導体エリア（３２，３４）上に前記第１の導電型（ｐ^＋）の接続エリア（４０）を形成するステップと、前記接続エリア（４０）上に第１の絶縁エリア（３５”）を形成するステップと、前記半導体エリア（３２，３４）の少なくとも一部を露出するために、前記第１の絶縁エリア（３５”）および接続エリア（４０）内にウィンドウ（Ｆ）を形成するステップと、前記接続領域（４０）を絶縁するために、前記ウィンドウ（Ｆ）内に側壁スペーサ（８０）を形成するステップと、前記側壁スペーサ（８０）および前記周囲の第１の絶縁エリア（３５”）の一部をカバーするために、第２の導電型（ｎ^＋）の第２の半導体エリア（６０）を形成するステップと、前記接続エリア（４０）と前記第２の半導体エリア（６０）との間にギャップ（ＬＳ）を形成するために、前記周囲の第１の絶縁エリア（３５”）および前記側壁スペーサ（８０）を除去するステップと、第２の絶縁エリア（１００）により前記ギャップ（ＬＳ）を封止し、一方、前記封止したギャップ（ＬＳ）内に気体雰囲気または真空雰囲気を導入するステップとを含む方法。
（もっと読む）