半導体装置の製造方法
【課題】本発明の実施形態は、ベース層の幅を狭く形成しエミッタ層の不純物濃度を高くした低雑音特性を有する半導体装置の製造方法を提供することを目的とする。
【解決手段】一実施形態に係る半導体装置の製造方法は、第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程（Ｓ０２〜Ｓ０４）と、前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程（Ｓ０５〜Ｓ０７）と、を備えたことを特徴とする。
【解決手段】一実施形態に係る半導体装置の製造方法は、第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程（Ｓ０２〜Ｓ０４）と、前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程（Ｓ０５〜Ｓ０７）と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施態様は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
無線通信の需要拡大にともない、通信用半導体装置の高性能化が望まれている。例えば、バイポーラートランジスター（Bipolar junction transistor：BJT）は、低雑音の高周波増幅器として無線通信装置に多用されているが、通信システムの大容量化のために高周波帯でのさらなる低雑音化が望まれている。ＢＪＴの雑音指数を低減するためには、遮断周波数ｆＴを高くすることが効果的であり、そのためにベース層を薄層化できる技術の検討が進められている。
【０００３】
例えば、シリコン（Ｓｉ）を材料とするｎｐｎ型のＢＪＴでは、ベース層にドープされるｐ型ドーパント（ボロン：Ｂ）の濃度プロファイルが急峻となるように、すなわち、ｐ領域の厚さが薄く高濃度となるように形成する必要がある。したがって、ベース層の後に形成されるエミッタ層の形成工程では、ベース層の急峻な不純物プロファイルを維持することがポイントになる。
エミッタ層の形成において、Ｓｉウェーハに不純物をドープする方法として汎用されているイオン注入法では、注入した不純物を活性化するために高温の熱処理が必要であり、熱処理過程におけるベース層の不純物の拡散を抑制することが難しい。このため、急峻な濃度プロファイルのベース層を有したＢＪＴのエミッタ層を形成するには不向きな技術であった。
【０００４】
そこで、一つの解決策として、所望の濃度プロファイルが形成されたベース層上に、エミッタ層をエピタキシャル成長する方法が用いられている。例えば、低温でエピタキシャル成長することにより、ベース層にドープされたｐ型不純物の拡散を抑制し、ｐ領域の厚さが薄い急峻な濃度プロファイルを実現することができる。
【０００５】
一方、雑音指数の低減のためには電流増幅率ｈＦＥを高くすることも有効であり、そのためには、エミッタ層にドープされるｎ型不純物を高濃度化する必要もある。そこで、従来よりも幅の狭いベース層と不純物濃度が高いエミッタ層とを形成できる技術が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１１４１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、ベース層の幅を狭く形成しエミッタ層の不純物濃度を高くした低雑音特性を有する半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
一実施形態に係る半導体装置の製造方法は、第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程と、前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、を備えたことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る半導体装置の部分断面を示す模式図である。
【図２】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ベースの引き出し電極となる低抵抗のポリシリコン層が形成された状態、（ｂ）は、コレクタ層の上にベース層が形成された状態を示している。
【図３】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ポリシリコン層がパターニングされベースの引き出し電極が形成された状態、（ｂ）は、引き出し電極とエミッタ層との間を絶縁する絶縁膜が形成された状態を示している。
【図４】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ベース層の上に形成された絶縁膜を除去するための開口を有するレジストマスクが形成された状態、（ｂ）は、ベース層上にエミッタ層が形成された状態を示している。
【図５】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、エミッタ層がパターニングされた状態、（ｂ）は、エミッタ層、ベース層およびコレクタ層に電気的に接続した配線が形成された状態を示している。
【図６】一実施形態に係る半導体製造装置の構成を示すブロック図である。
【図７】一実施形態に係る製造過程をしめすフローチャートである。
【図８】一実施形態に係る製造過程における処理温度を示すグラフである。
【図９】一実施形態に係る半導体装置のエミッタ層の不純物プロファイルを示すグラフである。
【図１０】比較例に係る半導体装置のエミッタ層の不純物プロファイルを示すグラフである。
【図１１】比較例に係る半導体装置のエミッタ層の不純物濃度を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。第１導電型をｐ型、第２導電型をｎ型として説明する。
【００１１】
図１は、一実施形態として例示する半導体装置１００の部分断面を示す模式図である。半導体装置１００は、ｐ型ベース層１５ａにゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）とを含む混晶を用いたＳｉＧｅ−ＨＢＴ (Hetero-junction Bipolar Transistor)であり、Ｓｉ−ＢＪＴよりも遮断周波数ｆＴが高く低雑音の半導体装置を実現することができる。
【００１２】
半導体装置１００は、例えば、ｐ型シリコン基板２の表面に選択的に設けられたｎ＋コレクタ領域４とを備えている。ｎ＋コレクタ領域４は、ｐ型シリコン基板２の表面に、例えば、砒素（Ａｓ）などのｎ型不純物を選択的にイオン注入することによって形成することができる。
【００１３】
ｎ＋コレクタ領域４の上には、ｎ型コレクタ層５が設けられている。ｎ型コレクタ層５は、ｐ型シリコン基板２の上にｎ型のシリコン層をエピタキシャル成長することにより設けることができる。さらに、ｎ型コレクタ層５の表面を選択的に熱酸化することにより、フィールド酸化膜８が形成されている。フィールド酸化膜８は、ｎ型コレクタ層５の表面に設けられたｐ型ベース層１５ａとｎ＋コンタクト領域７とを電気的に分離している。
ｎ＋コンタクト領域７は、隣り合うフィールド酸化膜８の間に挟まれたｎ型コレクタ層５の表面からｎ＋コレクタ領域４に達する深さに形成されている。
【００１４】
ｐ型ベース層１５ａには、ｐ型ポリシリコン層１３が電気的に接続されている。ｐ型ポリシリコン層１３は、絶縁膜１２を介してｎ型コレクタ層５の上に設けられており、ｎ型コレクタ層５から電気的に絶縁されている。
【００１５】
さらに、ｐ型ポリシリコン層１３の上には、ｐ型ＳｉＧｅ層１５ｂが設けられている。ｐ型ＳｉＧｅ層１５ｂは、ｎ型コレクタ層５の表面にｐ型ベース層１５ａを設ける際に、同時にエピタキシャル成長されたＳｉＧｅの多結晶であり、ｐ型ポリシリコン層1３とともにｐ型ベース層１５ａからの引き出し電極１４を形成している。
【００１６】
ｐ型ベース層１５ａの上には、絶縁膜１７を介してｎ型エミッタ層９が設けられている。後述するように、ｎ型エミッタ層９は、ｐ型ベース層１５ａの表面にエピタキシャル成長されたｎ型シリコン層２３がパターニングされたものである。
ｎ型コレクタ層５およびｐ型ベース層１５ａ、ｎ型エミッタ層９が設けられた素子領域の外周には、素子間分離のためにｎ型コレクタ層５の表面から基板２に達するｐ型シリコン領域６が設けられている。
【００１７】
さらに、ｎ型エミッタ層９およびｐ型ベース層１５ａの引き出し電極１４、コレクタコンタクト層１１を覆って層間絶縁膜２８が設けられている。層間絶縁膜２８には、コンタクトホール３４が設けられコンタクト配線３５が埋め込まれている。
コンタクト配線３５は、ｎ型エミッタ層９およびｐ型ベース層１５ａの引き出し電極１４、コレクタコンタクト層１１と、配線３６と、の間をそれぞれ電気的に接続している。
【００１８】
本実施形態に係る半導体装置１００を低雑音の高周波増幅器として機能させるためには、ＳｉＧｅ混晶からなるｐ型ベース層１５ａを薄く形成し、さらに、ｎ型エミッタ層９とｐ型ベース層１５ａとの間の界面近傍におけるｎ型エミッタ層９のｎ型不純物濃度が高いことが望ましい。
【００１９】
前述したように、ｎｐｎ型ＢＪＴのｎ型エミッタ層を形成するためにはいくつかの方法が知られている。最も簡便な方法は、ｐ型ベース層１５ａの上にポリシリコン膜を形成し、ｎ型不純物（例えば、Ｖ族元素のＰやＡｓが使われる）をイオン注入してｎ型エミッタ層９とする方法である。しかしながら、この方法では、イオン注入後の熱処理過程における不純物の拡散を制御することが難しく、急峻なエミッタ・ベース接合を得ることが難しい。すなわち、ポリシリコン膜にイオン注入したｎ型不純物が拡散してピーク濃度が低下し、さらに、ｐ型ベース層１５ａにドープされたｐ型不純物が拡散してベース層の幅が広くなるという問題がある。
【００２０】
この問題を解決する技術として、ｎ型エミッタ層９となるｎ型シリコン層をエピタキシャル成長法により形成する方法がある。この方法では、エピタキシャル成長中にｎ型不純物をドープすることができるので、イオン注入を用いる方法よりも急峻なエミッタ・ベース接合を形成することができる。
【００２１】
次に、半導体装置１００の製造方法について、図２〜５を参照して説明する。
図２〜図５は、半導体装置１００の製造過程を模式的に示すシリコンウェーハ１０の部分断面図である。
【００２２】
図２（ａ）は、ｐ型ベース層１５ａの引き出し電極となるｐ型ポリシリコン層１３が形成された状態を示している。
ｐ型シリコン基板２の表面に、ｎ＋コレクタ領域４が選択的に形成され、さらに、ｎ型コレクタ層５が積層されている。ｎ型コレクタ層５の表面には、選択的に熱酸化されたフィールド酸化膜８が設けられ、さらに、ｎ型コレクタ層５の表面からｎ＋コレクタ領域４に接する深さに形成されたｎ＋コンタクト領域７が設けられている。そして、ＢＪＴ構造が形成される素子領域の周辺には、素子間分離領域であるｐ型シリコン領域６が形成されている。
上記の構造は、良く知られたＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）プロセスを用いて形成することができる。
【００２３】
さらに、ｎ型コレクタ層５およびフィールド酸化膜８、ｎ＋コンタクト領域７の表面に絶縁膜１２およびｐ型ポリシリコン層１３を順に形成する。ｐ型ベース層１５ａが設けられる部分には、絶縁膜１２およびｐ型ポリシリコン層１３をエッチングして選択的に除去した開口３１を設ける。
【００２４】
次に、図２（ｂ）に示すように、シリコンウェーハ１０の表面にｐ型ＳｉＧｅ層１５をエピタキシャル成長する。ｎ型コレクタ層５が露出した開口３１には、ｐ型ベース層１５ａとなるＳｉＧｅ層が形成される。
【００２５】
続いて、図３（ａ）に示すように、ｐ型ＳｉＧｅ層１５とｐ型ポリシリコン層１３とがパターニングされ、フィールド酸化膜８の上にｐ型ベース層１５ａに接続した引き出し電極１４が形成される。同時に、ｎ＋コンタクト領域７の表面に形成された絶縁膜１２もエッチングされて除去される。
次に、図３（ｂ）に示すように、引き出し電極１４とｎ型エミッタ層９との間を絶縁する絶縁膜１７とポリシリコン膜１８とが形成される。
【００２６】
続いて、図４（ａ）に示すように、ｐ型ベース層１５ａおよびｎ＋コンタクト領域７の上に開口３２および３３を有するレジストマスク４１が形成され、絶縁膜１７とポリシリコン膜１８がエッチングにより除去される。
【００２７】
次に、図４（ｂ）に示すように、ｎ型エミッタ層９となるｎ型シリコン層２３が、シリコンウェーハ１０の表面にエピタキシャル成長される。この際、絶縁膜１７およびポリシリコン膜１８が除去されたｐ型ベース層１５ａの表面に急峻なエミッタ・ベース接合を形成するために、後述する成長前ベークおよびエピタキシャル成長の条件を用いる。すなわち、ｐ型ベース層１５ａにドープされたｐ型不純物の濃度プロファイルの変化を抑制し、ｐ型ベース層１５ａとｎ型シリコン層２３との界面近傍におけるｎ型シリコン層２３のｎ型不純物濃度が高くなるようにエピタキシャル成長を実施する。
【００２８】
続いて、図５（ａ）に示すように、レジストマスク４２を用いて選択的にｎ型シリコン層２３をエッチングすることにより、ｎ型エミッタ層９およびコレクタコンタクト層１１を形成する。
【００２９】
さらに、図５（ｂ）に示すように、シリコンウェーハ１０の表面に層間絶縁膜２８を形成し、ｎ型エミッタ層９およびｐ型ベース層１５ａ、ｎ型コレクタ層５に電気的に接続したコンタクト配線３５と、層間配線３６と、を形成して半導体装置１００を完成する。
【００３０】
次に、ｎ型エミッタ層９となるｎ型シリコン層２３のエピタキシャル成長について、詳細に説明する。
図６は、ｎ型シリコン層２３をエピタキシャル成長する半導体製造装置２００の構成を例示するブロック図である。
【００３１】
半導体製造装置２００では、例えば、シリコンウェーハ１０は、成長室５０の内部に設けられたサセプタ５２の上に載置される。サセプタ５２に載置されたシリコンウェーハ１０は、成長室５０の外に設置された温度コントローラ８５によって制御されるヒータ５３によって所定の温度に加熱される。
【００３２】
成長室５０の内部は、主配管５５〜５８と真空ポンプ７０とからなる真空排気系により減圧することができる。主配管５５〜５８には、メインバルブ５６および真空ポンプ７０、除害ユニット８０が接続されている。メインバルブ５６には、例えば、バタフライ弁を有し開閉度を制御できるバルブを用いることができる。除害ユニット８０は、エピタキシャル成長の原料ガスに含まれる有害物質を除去し、無害化されたガスを外部に排出するために設置されている。
【００３３】
さらに、主配管５５と主配管５７との間に設けられ、メインバルブ５６をバイパスする配管６０〜６２が設けられている。バイパス配管６０〜６２には、アイソレーションバルブ６３および流量制御バルブ（オリフィス）６５が接続されている。さらに、真空ポンプ７０を経由せずに成長室５０から除害ユニット８０へガスを排気する常圧配管６６が設けられている。常圧配管６６には、アイソレーションバルブ６４が接続されている。
【００３４】
一方、成長室５０には、エピタキシャル成長の原料ガスを供給するガス導入管７５が設けられている。ガス導入管７５には、マスフローコントローラ７１〜７４を介して４系統のガスラインが接続されている。例えば、原料ガスを成長室５０の内部に搬送するためのキャリアガスである水素（Ｈ２）、原料ガスであるモノシラン（ＳｉＨ４）、ゲルマン（ＧｅＨ４）、および、不純物をドープするためのドーピングガスとしてホスフィン（ＰＨ３）を接続することができる。
【００３５】
さらに、半導体製造装置２００は、コントロールユニット９０を備えている。
コントロールユニット９０は、メインバルブ５６およびアイソレーションバルブ６３および６４を制御して、成長室５０の排気状態を減圧モードまたは常圧モードに制御する。
【００３６】
ここで、減圧モードとは、ガス導入管７５から成長室５０の内部にガスが供給され、同時に、成長室５０の内部から真空ポンプ７０によりガスが排気される減圧状態を言う。一方、常圧モードとは、ガス導入管７５から成長室５０の内部にガスが供給され、成長室５０の内圧によりガスが自然排気されている状態を言う。
【００３７】
コントロールユニット９０は、主配管５５〜５８を介して真空ポンプ７０により成長室５０の内部からガスを排気し、一旦、高真空に減圧する。続いて、ガス導入管７５から成長室５０の内部にガスを供給し、メインバルブ５６の開閉度を調整して成長室５０の内部を減圧状態にし、一定の圧力に制御することができる。例えば、成長室５０に取り付けられた圧力ゲージ８２が検出する圧力に応じてメインバルブ５６の開閉度を制御し、成長室５０の内部を一定の圧力に保持することができる。
【００３８】
さらに、減圧モードから常圧モードに移行する際は、例えば、メインバルブ５６を閉じ、成長室５０の内圧が所定の値を超えた時に、アイソレーションバルブ６３を開けてバイパス配管６０〜６２を介した排気に切り替える。バイパス配管６０〜６２に設けられたオリフィス６５により排気量が制限されるため、成長室５０の内圧は徐々に上昇する。この際、ガス導入管７５から成長室５０に供給されるガス流量を変化させて、成長室５０の内圧の上昇率を制御しても良い。
【００３９】
成長室５０の内部が常圧になれば、コントロールユニット９０は、アイソレーションバルブ６３を閉じ、続いて、アイソレーションバルブ６４を開いて常圧配管６６を介した排気に切り替えることができる。これにより、成長室５０の内部は常圧モードとなり、ガス導入管７５から供給されるガスを常圧配管６６を介して除害ユニット８０に自然排気する状態となる。ここで言う自然排気には、例えば、成長室５０の内圧よりも低い除害ユニット８０の排出側の背圧に吸引されてガスが排出されるような場合も含まれる。
【００４０】
さらに、コントロールユニット９０は、マスフローコントローラ７１〜７４を制御して、成長室５０に流入するガスの流量を制御する。また、図示しない温度センサによりサセプタ５２の温度を検出し、温度コントローラ８５を制御して、サセプタ５２に載置されたシリコンウェーハ１０の温度を制御することができる。
【００４１】
次に、本実施形態に係る半導体装置１００の製造方法、すなわち、半導体製造装置２００により、ｐ型ベース層１５ａの上にｎ型エミッタ層９となるｎ型シリコン層２３をエピタキシャル成長する過程について説明する。
【００４２】
本実施形態に係る製造方法は、第１半導体層であるｐ型ベース層１５ａの上に第２半導体層であるｎ型シリコン層２３を成長する際に、第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理（ベーク）する工程と、第１半導体層の表面上に、第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、を備えている。
【００４３】
図７は、本実施形態に係る製造過程の一例を示すフローチャートである。
本実施形態に係る製造過程は、ｎ型エミッタ層９となるｎ型シリコン層２３の結晶性を向上させるために行われる成長前ベーク工程（Ｓ０２〜Ｓ０４）と、ｎ型シリコン層２３のエピタキシャル成長工程（Ｓ０５〜Ｓ０７）とを有している。さらに、下地となる半導体層にドープされた不純物の拡散を抑制し、より高濃度の不純物を含む半導体層を成長するために、エピタキシャル成長前のベーク工程とエピタキシャル成長工程とを、それぞれに適した条件で実行する。
【００４４】
以下、本実施形態に係る製造過程を、図６〜図８を参照して詳細に説明する。
まず、成長室５０にシリコンウェーハ１０を搬入し、サセプタ５２の上に載置する（Ｓ０１）。
次に、成長室５０の内部を減圧し、還元性の雰囲気に置換する（Ｓ０２）。
【００４５】
具体的には、コントロールユニット９０は、メインバルブ５６を開き、主配管５５〜５８に接続された真空ポンプ７０により成長室５０の内部を高真空（例えば、１×１０‐５Ｔｏｒｒ以下の真空度）に排気する。続いて、ガス導入管７５より、例えば、還元性のＨ２ガスをキャリアガスとして成長室５０に導入する。さらに、メインバルブ５６の開閉度を調整して成長室５０の内部を一定の圧力に維持する。
【００４６】
これにより、成長室５０の内部を還元性のＨ２ガスに置換された減圧雰囲気にすることができる。キャリアガスとして、例えば、アルゴン（Ａｒ）など、不活性ガスを用いる場合には、Ｈ２ガスを添加することにより、成長室５０の内部を還元性の雰囲気とすることができる。
【００４７】
次に、ヒータ５３によりサセプタ５２の温度を上昇させてシリコンウェーハ１０を加熱する（Ｓ０３）。例えば、図８は、シリコンウェーハ１０の処理温度の時間変化を例示するグラフである。
シリコンウェーハ１０は、所定の初期温度Ｔ０に保持されたサセプタ５２に載置される。初期温度Ｔ０は、シリコンウェーハ１０に熱衝撃を与えない温度、例えば、４００℃以下に設定することができる。
【００４８】
続いて、成長室５０の内部を還元性の雰囲気に置換した後、サセプタ５２の温度を上げてシリコンウェーハ１０を加熱する（ｔ１〜ｔ２）。この際、加熱レートを約３℃／秒とすることができる。さらに、サセプタ５２の温度が最高温度Ｔａに達したらヒータ５３を止めて、冷却を開始する。
【００４９】
次に、成長室５０の内部を常圧に戻す（Ｓ０５）。前述したように、メインバルブ５６を閉じ、バイパス配管６０〜６２を介した排気により成長室５０の内圧を徐々に上昇させ、さらに、常圧配管６６を介した排気に切替えることにより、減圧モードから常圧モードに切り替えることができる。
減圧モードから常圧モードへの切り替えは、サセプタ５２の冷却を開始した後、成長温度Ｔｇに達するまでの間（ｔ２〜ｔ３）に実施しても良いし、成長温度Ｔｇに達した後に実施することもできる。
【００５０】
次に、サセプタ５２が冷却されて成長温度Ｔｇに達し、成長室５０の内部が常圧モードに切り替わっていれば、エピタキシャル成長を開始する（Ｓ０６）。
具体的には、コントロールユニット９０が、温度コントローラ８５を制御してサセプタ５２の温度を成長温度Ｔｇに保持する。さらに、成長室５０の内部が常圧に復帰し、ガス排気が自然排気に切り替わった後に、ガス導入管７５から原料ガスＳｉＨ４およびドーピングガスＰＨ３を成長室５０に流入させてｎ型シリコン層２３の成長を開始する。
【００５１】
ｎ型シリコン層２３が所定の厚さになったら、原料ガスＳｉＨ４およびドーピングガスＰＨ３を遮断してエピタキシャル成長を停止させる（Ｓ０７）。
例えば、予め測定したｎ型シリコンの成長速度に基づいて成長時間を設定し、その時間の経過後にガスを遮断しても良い。
【００５２】
続いて、サセプタ５２を冷却した後、成長室５０からシリコンウェーハ１０を取り出し、エピタキシャル成長を完了する（Ｓ０８）。
【００５３】
上記の半導体装置１００の製造過程では、ｐ型ベース層１５ａにドープされたＢの濃度プロファイルを可能な限り変化させないようにする。このため、成長前ベークからｎ型シリコン層２３のエピタキシャル成長の間に、シリコンウェーハ１０に与えられる熱量を抑制する。この過程で最も熱量が多く付加されるのは成長前のベーク工程であり、ベーク工程における最高到達温度Ｔａを制限することが望ましい。
【００５４】
図８に示す温度プロファイルでは、サセプタ５２の温度が最高温度に到達した後、直ぐに冷却が開始される。これにより、ベーク工程（Ｓ０２〜Ｓ０４）においてシリコンウェーハ１０に与えられる熱量を低減し、ｐ型ベース層１５ａ中のＢの拡散を抑制することができる。
さらに、例えば、最高到達温度Ｔａを９００℃以下とすることにより、ｐ型ベース層１５ａのＢの拡散を抑制し、実質的なベース層の幅を狭く維持することができる。
【００５５】
半導体装置１００のｐ型ベース層１５ａの主要な部分はＳｉＧｅ混晶で形成されるため、Ｓｉ結晶との間に結晶組成の違いによる境界が存在し、これによりｐ型ベース層１５ａの幅を規定することができる。一方、ＨＢＴとしての動作特性を左右するベース幅は、ｐ型ベース層１５ａにドープされたｐ型不純物により形成されるｐ型領域の幅である。ｐ型ベース層１５ａにドープされたＢがｎ型コレクタ層５またはｎ型エミッタ層９に向けて拡散すれば、ｐ型ベース層１５ａの幅よりもｐ型領域の幅の方が広くなり両者は一致しない。そこで、ここで言う実質的なベース幅は、ｐ型領域の幅を意味する。
【００５６】
ベーク工程（Ｓ０２〜Ｓ０４）は、ｎ型シリコン層２３を成長するシリコンウェーハ１０の表面に形成された自然酸化膜除去を目的として実施される。還元性のＨ２ガス雰囲気中で熱処理することにより、ウェーハ表面のシリコン原子と結合した酸素を解離させることができる。これにより、エピタキシャル成長直前において、自然酸化膜のない清浄なｐ型ベース層１５ａの表面を露出させることができる。その結果、シリコンウェーハ１０の表面に形成されるｎ型シリコン層２３に発生する結晶欠陥を低減することができる。
【００５７】
例えば、ｐ型ベース層１５ａの表面に自然酸化膜が残った状態でｎ型シリコン層２３をエピタキシャル成長すると、ｎ型エミッタ層９となる部分に結晶欠陥が導入され結晶性が劣化する。そして、エミッタ・ベース接合界面における結晶性の劣化は、リーク電流を増大させトランジスターの特性を劣化させる。
【００５８】
表１は、大気圧下のＨ２雰囲気において温度を変えてベーク処理を実施した試料１〜３の表面に残留する酸素の面密度を示している。残留酸素の量は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）法を用いて測定されたものである。処理温度は、ベーク工程における最高到達温度Ｔａである。
【表１】
【００５９】
シリコンウェーハの表面に形成される自然酸化膜は、還元性雰囲気中において高温で熱処理することにより除去することができる。表１に示す実験結果では、熱処理温度が高い試料ほど表面において検出される酸素の量が減少している。しかしながら、９００℃の温度で処理した試料３においても、表面に酸素が残留していることがわかる。すなわち、シリコンウェーハの表面に自然酸化膜が残ることを示している。
【００６０】
これに対し、表２は、減圧下のＨ２雰囲気で温度を変えてベーク処理を実施した試料１〜５の表面に残留する酸素の面密度を示している。ベーク処理時の成長室５０の内圧は、約８０Ｔｏｒｒである。
【表２】
【００６１】
表２に示すように、８００℃で処理した試料１の表面において残留酸素が検出されている。一方、８２５℃以上の温度で処理した試料２〜５では、残留酸素の量はＳＩＭＳの検出限界以下、Ｎ．Ｄ．（Not Detected）となっており、試料表面の自然酸化膜は除去されたものと考えられる。
【００６２】
なお、ベーク処理時の成長室５０の内圧を約２０Ｔｏｒｒとしても、８００℃以上の温度でベーク処理することによりシリコンウェーハ表面の自然酸化膜を除去することができた。したがって、少なくとも２０〜８０Ｔｏｒｒの減圧下において、８００℃以上のベーク処理により自然酸化膜を除去することができる。
【００６３】
このように、成長前ベーク処理によりシリコンウェーハの自然酸化膜を除去するには、大気圧（常圧）の還元性雰囲気では９００℃以上の温度で処理する必要があるのに対し、減圧下の雰囲気では、９００℃より低温の処理で自然酸化膜を除去することが可能となる。
【００６４】
前述したように、ｐ型ベース層１５ａにドープされたＢの拡散を抑制するためには、９００℃以下で熱処理することが望ましい。したがって、常圧下のベークでは、ｐ型ベース層１５ａにドープされたＢを拡散させないで、ｐ型ベース層１５ａの表面の自然酸化膜を除去することは難しいことが分かる。
【００６５】
一方、減圧下では、９００℃以下の温度でベークすることにより、ｐ型ベース層１５ａの表面の自然酸化膜を除去することが可能である。すなわち、ｐ型ベース層１５ａにドープされたＢの拡散を抑制して、ｐ型ベース層１５ａの表面の自然酸化膜を除去することが可能である。
【００６６】
次に、ベーク工程の後に実施されるエピタキシャル成長の条件について説明する。
上述したように、ベーク工程は、減圧下の還元性雰囲気で行われることが好ましい。
ベーク工程を減圧下で実施した場合、続いて実施されるエピタキシャル成長も減圧下で実施される場合が多い。これは、エピタキシャル成長される結晶の品質を向上させるために、下地となるウェーハの表面を清浄化した直後に結晶成長を行うことが好ましいと考えられているからである。すなわち、成長前のベーク処理を減圧下で実施する場合は、エピタキシャル成長にスムーズに移行するために減圧成長が選択されている。
【００６７】
しかしながら、減圧下のエピタキシャル成長では、成長速度が遅くスループットが低下すること、また、不純物のドーピング濃度を高くできないことが問題となる。
具体的には、ｎ型エミッタ層９に求められる１×１０２０ｃｍ−３以上の不純物濃度を有するシリコン層を形成することが難しいという問題がある。
【００６８】
図１０に、比較例に係る半導体装置のエミッタ層の不純物プロファイルを示す。ＳＩＭＳ法を用いて測定されたｎ型不純物であるリン（Ｐ）の濃度プロファイルである。グラフの原点がエミッタ層の表面に該当し、深さ方向の不純物分布を示している。
【００６９】
エピタキシャル成長は、減圧下（８０Ｔｏｒｒ）で実施され、成長温度Ｔｇは、６８０℃および７２０℃の２条件である。さらに、ドーピングガスであるＰＨ３の流量１７０ＳＣＣＭおよび４２０ＳＣＣＭの２条件を組み合わせた３つの試料のデータＡ〜Ｃが示されている。
グラフの横軸に示す深さ方向において、各プロファイルのＰ濃度が立ち上がるところが、エミッタ層の成長開始の領域に該当し、エミッタ・ベース界面の近傍の不純物濃度を示している。
【００７０】
Ｔｇが６８０℃のデータＡ、Ｂの比較において、ＰＨ３の導入量を１７０ＳＣＣＭから４２０ＳＣＣＭに増加させることにより、エミッタ・ベース界面近傍のＰ濃度が増加することがわかる。さらに、ＰＨ３の導入量を１７０ＳＣＣＭとしたデータＡ、Ｃの比較から、Ｔｇを７２０℃から６８０℃へ下げてもＰ濃度が増加することがわかる。しかし、いずれのデータにおいても、エミッタ・ベース界面近傍のＰ濃度は、１×１０２０ｃｍ−３を超えていない。
【００７１】
一方、データＡ〜Ｃに共通して、グラフ中の原点方向、すなわちエミッタ層の表面に向かう方向においてＰ濃度は増加し、１×１０２０ｃｍ−３を超える濃度となっている。しかしながら、ＨＢＴの高性能化のためには、エミッタ・ベースの接合界面において急峻なｐｎ接合が形成される必要があり、図１０に示されたエミッタ・ベース界面近傍のｎ型不純物（Ｐ）濃度では不十分である。
【００７２】
図１１は、比較例に係る半導体装置のエミッタ層のＰ濃度を、ドーピングガスＰＨ３の希釈量に対して示したグラフである。縦軸は、エミッタ・ベース界面近傍におけるＰ濃度を示している。横軸は、成長室５０に導入されるＰＨ３に加えられる希釈水素の流量を示している。
【００７３】
図１１中にプロットしたデータによれば、希釈水素の量を増やすとＰ濃度は低下する。一方、希釈水素を全く加えない場合でも、Ｐ濃度は１×１０２０ｃｍ−３を超えないことがわかる。
したがって、減圧下のエピタキシャル成長では、ドーピングガスＰＨ３の希釈率を下げて導入量を増加させても、また、成膜温度Ｔｇを下げたとしても、１×１０２０ｃｍ−３を超えるエミッタ・ベース界面近傍のＰ濃度が得られないことがわかる。
【００７４】
これに対し、図９は、本実施形態に係る半導体装置１００のｎ型エミッタ層９のＰ濃度のプロファイルを示す。常圧下において、Ｔｇを７２０℃、７００℃、６８０℃としてエピタキシャル成長し、さらに、ＰＨ３の流量１７０ＳＣＣＭおよび４２０ＳＣＣＭを組み合わせた４条件に対応するデータＡ〜Ｄが示されている。
【００７５】
図９に示す濃度プロファイルによれば、データＡ〜Ｄに対応するいずれの成長条件においても、エミッタ・ベース界面近傍におけるＰ濃度は、１×１０２０ｃｍ−３を超えている。データＡ〜Ｃの比較において、エミッタ・ベース界面近傍におけるＰのピーク濃度は、Ｔｇを下げるほど高くなることがわかる。また、データＣおよびＤの比較から、ＰＨ３の導入量を増やすことによってもＰ濃度が上昇することがわかる。
【００７６】
図９に示す常圧下の成長の結果と、図１０に示す減圧下の成長の結果とを比較すると、減圧下のエピタキシャル成長に比べ、常圧下の方がエミッタ・ベースの界面近傍におけるＰ濃度を著しく上昇させることが分かる。また、エミッタ・ベースの界面近傍におけるＰ濃度は、成長温度ＴｇおよびＰＨ３の導入量に依存し、成長温度ＴｇおよびＰＨ３の導入量を変えた時のＰ濃度の変化も、常圧下のエピタキシャル成長の方が大きいことが分かる。
【００７７】
さらに、エピタキシャル成長を常圧で実施することにより、ｎ型シリコン層２３の成長速度の速くすることができる。例えば、２５０ｎｍのシリコン層を成長するために、８０Ｔｏｒｒの減圧条件では２８分を要するのに対して、常圧では僅かに８分を要するに過ぎない。したがって、ｎ型エミッタ層９となるｎ型シリコン層２３を常圧でエピタキシャル成長することにより、スループットを大幅に短縮し製造コストを低減することが可能となる。
【００７８】
以上、詳細に説明したように、本実施形態に係る半導体装置１００の製造方法では、ｎ型エミッタ層９となるｎ型シリコン層２３の形成過程において、減圧下の還元性雰囲気でベーク処理を実施し、その後、成長室５０を常圧に切り替えてエピタキシャル成長を実施する。
【００７９】
半導体装置１００の製造に適した圧力条件は、ベーク処理とエピタキシャル成長との間で異なる。そこで、それぞれに適した条件で実行することにより、ベース層の実質的な幅を狭く維持し、さらに、エミッタ層の濃度を上げてエミッタ・ベース接合を急峻なｐｎ接合とすることができる。これにより、半導体装置１００の遮断周波数ｆＴを向上させ、雑音特性を低減することができる。
【００８０】
従来のエピタキシャル成長では、成長前ベークを減圧下で実施した場合、エピタキシャル成長も減圧下で実施することが通常であった。すなわち、ベーク処理により清浄化した下地の表面を清浄化した直後にエピタキシャル成長を実施することが望ましいとされてきたからである。
【００８１】
これに対し、本実施形態では、減圧下のＨ２雰囲気でベーク処理を行うことにより、ｐ型ベース層１５ａの自然酸化膜が十分に除去され清浄な表面を得ることができる。そして、その表面にエピタキシャル成長することにより、シリコン層の結晶性を向上させエミッタ・ベース間のリーク電流を減少させることができる。
【００８２】
さらに、エピタキシャル成長を常圧で実施することにより、ｎ型不純物の濃度が１×１０２０ｃｍ−３を超える高濃度のエミッタ層を形成することが可能となり、急峻なエミッタ・ベース接合が得られる。これにより、半導体装置１００の雑音特性を向上させることができる。
【００８３】
以上、本発明に係る一実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、出願時の技術水準に基づいて、当業者がなし得る設計変更や、材料の変更等、本発明と技術的思想を同じとする実施態様も本発明の技術的範囲に含有される。
【符号の説明】
【００８４】
２・・・ｐ型シリコン基板、 ４・・・ｎ＋コレクタ領域、 ５・・・ｎ型コレクタ層、 ６・・・ｐ型シリコン領域、 ７・・・ｎ＋コンタクト領域、 ８・・・フィールド酸化膜、 ９・・・ｎ型エミッタ層、 １０・・・シリコンウェーハ、 １１・・・コレクタコンタクト層、 １２・・・絶縁膜、 １３・・・ｐ型ポリシリコン層、 １４・・・引き出し電極、 １５、１５ｂ・・・ｐ型ＳｉＧｅ層、 １５ａ・・・ｐ型ベース層、 １７・・・絶縁膜、 １８・・・ポリシリコン膜、 ２３・・・ｎ型シリコン層、 ２８・・・層間絶縁膜、 ３１、３２・・・開口、 ３４・・・コンタクトホール、 ３５・・・コンタクト配線、 ３６・・・配線、 ４１、４２・・・レジストマスク、 ５０・・・成長室、 ５２・・・サセプタ、 ５３・・・ヒータ、 ５５、５７、５８・・・主配管、 ５６・・・メインバルブ、 ６０、６１、６２・・・バイパス配管、 ６３、６４・・・アイソレーションバルブ、 ６５・・・オリフィス、 ６６・・・常圧配管、 ７０・・・真空ポンプ、 ７１、７２、７３、７４・・・マスフローコントローラ、 ７５・・・ガス導入管、 ８０・・・除害ユニット、 ８２・・・圧力ゲージ、 ８５・・・温度コントローラ、 ９０・・・コントロールユニット、 １００・・・半導体装置、 ２００・・・半導体製造装置
【技術分野】
【０００１】
本発明の実施態様は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
無線通信の需要拡大にともない、通信用半導体装置の高性能化が望まれている。例えば、バイポーラートランジスター（Bipolar junction transistor：BJT）は、低雑音の高周波増幅器として無線通信装置に多用されているが、通信システムの大容量化のために高周波帯でのさらなる低雑音化が望まれている。ＢＪＴの雑音指数を低減するためには、遮断周波数ｆＴを高くすることが効果的であり、そのためにベース層を薄層化できる技術の検討が進められている。
【０００３】
例えば、シリコン（Ｓｉ）を材料とするｎｐｎ型のＢＪＴでは、ベース層にドープされるｐ型ドーパント（ボロン：Ｂ）の濃度プロファイルが急峻となるように、すなわち、ｐ領域の厚さが薄く高濃度となるように形成する必要がある。したがって、ベース層の後に形成されるエミッタ層の形成工程では、ベース層の急峻な不純物プロファイルを維持することがポイントになる。
エミッタ層の形成において、Ｓｉウェーハに不純物をドープする方法として汎用されているイオン注入法では、注入した不純物を活性化するために高温の熱処理が必要であり、熱処理過程におけるベース層の不純物の拡散を抑制することが難しい。このため、急峻な濃度プロファイルのベース層を有したＢＪＴのエミッタ層を形成するには不向きな技術であった。
【０００４】
そこで、一つの解決策として、所望の濃度プロファイルが形成されたベース層上に、エミッタ層をエピタキシャル成長する方法が用いられている。例えば、低温でエピタキシャル成長することにより、ベース層にドープされたｐ型不純物の拡散を抑制し、ｐ領域の厚さが薄い急峻な濃度プロファイルを実現することができる。
【０００５】
一方、雑音指数の低減のためには電流増幅率ｈＦＥを高くすることも有効であり、そのためには、エミッタ層にドープされるｎ型不純物を高濃度化する必要もある。そこで、従来よりも幅の狭いベース層と不純物濃度が高いエミッタ層とを形成できる技術が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１１４１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、ベース層の幅を狭く形成しエミッタ層の不純物濃度を高くした低雑音特性を有する半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
一実施形態に係る半導体装置の製造方法は、第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程と、前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、を備えたことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る半導体装置の部分断面を示す模式図である。
【図２】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ベースの引き出し電極となる低抵抗のポリシリコン層が形成された状態、（ｂ）は、コレクタ層の上にベース層が形成された状態を示している。
【図３】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ポリシリコン層がパターニングされベースの引き出し電極が形成された状態、（ｂ）は、引き出し電極とエミッタ層との間を絶縁する絶縁膜が形成された状態を示している。
【図４】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、ベース層の上に形成された絶縁膜を除去するための開口を有するレジストマスクが形成された状態、（ｂ）は、ベース層上にエミッタ層が形成された状態を示している。
【図５】一実施形態に係る半導体装置の製造過程を示す部分断面図であり、（ａ）は、エミッタ層がパターニングされた状態、（ｂ）は、エミッタ層、ベース層およびコレクタ層に電気的に接続した配線が形成された状態を示している。
【図６】一実施形態に係る半導体製造装置の構成を示すブロック図である。
【図７】一実施形態に係る製造過程をしめすフローチャートである。
【図８】一実施形態に係る製造過程における処理温度を示すグラフである。
【図９】一実施形態に係る半導体装置のエミッタ層の不純物プロファイルを示すグラフである。
【図１０】比較例に係る半導体装置のエミッタ層の不純物プロファイルを示すグラフである。
【図１１】比較例に係る半導体装置のエミッタ層の不純物濃度を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。第１導電型をｐ型、第２導電型をｎ型として説明する。
【００１１】
図１は、一実施形態として例示する半導体装置１００の部分断面を示す模式図である。半導体装置１００は、ｐ型ベース層１５ａにゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）とを含む混晶を用いたＳｉＧｅ−ＨＢＴ (Hetero-junction Bipolar Transistor)であり、Ｓｉ−ＢＪＴよりも遮断周波数ｆＴが高く低雑音の半導体装置を実現することができる。
【００１２】
半導体装置１００は、例えば、ｐ型シリコン基板２の表面に選択的に設けられたｎ＋コレクタ領域４とを備えている。ｎ＋コレクタ領域４は、ｐ型シリコン基板２の表面に、例えば、砒素（Ａｓ）などのｎ型不純物を選択的にイオン注入することによって形成することができる。
【００１３】
ｎ＋コレクタ領域４の上には、ｎ型コレクタ層５が設けられている。ｎ型コレクタ層５は、ｐ型シリコン基板２の上にｎ型のシリコン層をエピタキシャル成長することにより設けることができる。さらに、ｎ型コレクタ層５の表面を選択的に熱酸化することにより、フィールド酸化膜８が形成されている。フィールド酸化膜８は、ｎ型コレクタ層５の表面に設けられたｐ型ベース層１５ａとｎ＋コンタクト領域７とを電気的に分離している。
ｎ＋コンタクト領域７は、隣り合うフィールド酸化膜８の間に挟まれたｎ型コレクタ層５の表面からｎ＋コレクタ領域４に達する深さに形成されている。
【００１４】
ｐ型ベース層１５ａには、ｐ型ポリシリコン層１３が電気的に接続されている。ｐ型ポリシリコン層１３は、絶縁膜１２を介してｎ型コレクタ層５の上に設けられており、ｎ型コレクタ層５から電気的に絶縁されている。
【００１５】
さらに、ｐ型ポリシリコン層１３の上には、ｐ型ＳｉＧｅ層１５ｂが設けられている。ｐ型ＳｉＧｅ層１５ｂは、ｎ型コレクタ層５の表面にｐ型ベース層１５ａを設ける際に、同時にエピタキシャル成長されたＳｉＧｅの多結晶であり、ｐ型ポリシリコン層1３とともにｐ型ベース層１５ａからの引き出し電極１４を形成している。
【００１６】
ｐ型ベース層１５ａの上には、絶縁膜１７を介してｎ型エミッタ層９が設けられている。後述するように、ｎ型エミッタ層９は、ｐ型ベース層１５ａの表面にエピタキシャル成長されたｎ型シリコン層２３がパターニングされたものである。
ｎ型コレクタ層５およびｐ型ベース層１５ａ、ｎ型エミッタ層９が設けられた素子領域の外周には、素子間分離のためにｎ型コレクタ層５の表面から基板２に達するｐ型シリコン領域６が設けられている。
【００１７】
さらに、ｎ型エミッタ層９およびｐ型ベース層１５ａの引き出し電極１４、コレクタコンタクト層１１を覆って層間絶縁膜２８が設けられている。層間絶縁膜２８には、コンタクトホール３４が設けられコンタクト配線３５が埋め込まれている。
コンタクト配線３５は、ｎ型エミッタ層９およびｐ型ベース層１５ａの引き出し電極１４、コレクタコンタクト層１１と、配線３６と、の間をそれぞれ電気的に接続している。
【００１８】
本実施形態に係る半導体装置１００を低雑音の高周波増幅器として機能させるためには、ＳｉＧｅ混晶からなるｐ型ベース層１５ａを薄く形成し、さらに、ｎ型エミッタ層９とｐ型ベース層１５ａとの間の界面近傍におけるｎ型エミッタ層９のｎ型不純物濃度が高いことが望ましい。
【００１９】
前述したように、ｎｐｎ型ＢＪＴのｎ型エミッタ層を形成するためにはいくつかの方法が知られている。最も簡便な方法は、ｐ型ベース層１５ａの上にポリシリコン膜を形成し、ｎ型不純物（例えば、Ｖ族元素のＰやＡｓが使われる）をイオン注入してｎ型エミッタ層９とする方法である。しかしながら、この方法では、イオン注入後の熱処理過程における不純物の拡散を制御することが難しく、急峻なエミッタ・ベース接合を得ることが難しい。すなわち、ポリシリコン膜にイオン注入したｎ型不純物が拡散してピーク濃度が低下し、さらに、ｐ型ベース層１５ａにドープされたｐ型不純物が拡散してベース層の幅が広くなるという問題がある。
【００２０】
この問題を解決する技術として、ｎ型エミッタ層９となるｎ型シリコン層をエピタキシャル成長法により形成する方法がある。この方法では、エピタキシャル成長中にｎ型不純物をドープすることができるので、イオン注入を用いる方法よりも急峻なエミッタ・ベース接合を形成することができる。
【００２１】
次に、半導体装置１００の製造方法について、図２〜５を参照して説明する。
図２〜図５は、半導体装置１００の製造過程を模式的に示すシリコンウェーハ１０の部分断面図である。
【００２２】
図２（ａ）は、ｐ型ベース層１５ａの引き出し電極となるｐ型ポリシリコン層１３が形成された状態を示している。
ｐ型シリコン基板２の表面に、ｎ＋コレクタ領域４が選択的に形成され、さらに、ｎ型コレクタ層５が積層されている。ｎ型コレクタ層５の表面には、選択的に熱酸化されたフィールド酸化膜８が設けられ、さらに、ｎ型コレクタ層５の表面からｎ＋コレクタ領域４に接する深さに形成されたｎ＋コンタクト領域７が設けられている。そして、ＢＪＴ構造が形成される素子領域の周辺には、素子間分離領域であるｐ型シリコン領域６が形成されている。
上記の構造は、良く知られたＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）プロセスを用いて形成することができる。
【００２３】
さらに、ｎ型コレクタ層５およびフィールド酸化膜８、ｎ＋コンタクト領域７の表面に絶縁膜１２およびｐ型ポリシリコン層１３を順に形成する。ｐ型ベース層１５ａが設けられる部分には、絶縁膜１２およびｐ型ポリシリコン層１３をエッチングして選択的に除去した開口３１を設ける。
【００２４】
次に、図２（ｂ）に示すように、シリコンウェーハ１０の表面にｐ型ＳｉＧｅ層１５をエピタキシャル成長する。ｎ型コレクタ層５が露出した開口３１には、ｐ型ベース層１５ａとなるＳｉＧｅ層が形成される。
【００２５】
続いて、図３（ａ）に示すように、ｐ型ＳｉＧｅ層１５とｐ型ポリシリコン層１３とがパターニングされ、フィールド酸化膜８の上にｐ型ベース層１５ａに接続した引き出し電極１４が形成される。同時に、ｎ＋コンタクト領域７の表面に形成された絶縁膜１２もエッチングされて除去される。
次に、図３（ｂ）に示すように、引き出し電極１４とｎ型エミッタ層９との間を絶縁する絶縁膜１７とポリシリコン膜１８とが形成される。
【００２６】
続いて、図４（ａ）に示すように、ｐ型ベース層１５ａおよびｎ＋コンタクト領域７の上に開口３２および３３を有するレジストマスク４１が形成され、絶縁膜１７とポリシリコン膜１８がエッチングにより除去される。
【００２７】
次に、図４（ｂ）に示すように、ｎ型エミッタ層９となるｎ型シリコン層２３が、シリコンウェーハ１０の表面にエピタキシャル成長される。この際、絶縁膜１７およびポリシリコン膜１８が除去されたｐ型ベース層１５ａの表面に急峻なエミッタ・ベース接合を形成するために、後述する成長前ベークおよびエピタキシャル成長の条件を用いる。すなわち、ｐ型ベース層１５ａにドープされたｐ型不純物の濃度プロファイルの変化を抑制し、ｐ型ベース層１５ａとｎ型シリコン層２３との界面近傍におけるｎ型シリコン層２３のｎ型不純物濃度が高くなるようにエピタキシャル成長を実施する。
【００２８】
続いて、図５（ａ）に示すように、レジストマスク４２を用いて選択的にｎ型シリコン層２３をエッチングすることにより、ｎ型エミッタ層９およびコレクタコンタクト層１１を形成する。
【００２９】
さらに、図５（ｂ）に示すように、シリコンウェーハ１０の表面に層間絶縁膜２８を形成し、ｎ型エミッタ層９およびｐ型ベース層１５ａ、ｎ型コレクタ層５に電気的に接続したコンタクト配線３５と、層間配線３６と、を形成して半導体装置１００を完成する。
【００３０】
次に、ｎ型エミッタ層９となるｎ型シリコン層２３のエピタキシャル成長について、詳細に説明する。
図６は、ｎ型シリコン層２３をエピタキシャル成長する半導体製造装置２００の構成を例示するブロック図である。
【００３１】
半導体製造装置２００では、例えば、シリコンウェーハ１０は、成長室５０の内部に設けられたサセプタ５２の上に載置される。サセプタ５２に載置されたシリコンウェーハ１０は、成長室５０の外に設置された温度コントローラ８５によって制御されるヒータ５３によって所定の温度に加熱される。
【００３２】
成長室５０の内部は、主配管５５〜５８と真空ポンプ７０とからなる真空排気系により減圧することができる。主配管５５〜５８には、メインバルブ５６および真空ポンプ７０、除害ユニット８０が接続されている。メインバルブ５６には、例えば、バタフライ弁を有し開閉度を制御できるバルブを用いることができる。除害ユニット８０は、エピタキシャル成長の原料ガスに含まれる有害物質を除去し、無害化されたガスを外部に排出するために設置されている。
【００３３】
さらに、主配管５５と主配管５７との間に設けられ、メインバルブ５６をバイパスする配管６０〜６２が設けられている。バイパス配管６０〜６２には、アイソレーションバルブ６３および流量制御バルブ（オリフィス）６５が接続されている。さらに、真空ポンプ７０を経由せずに成長室５０から除害ユニット８０へガスを排気する常圧配管６６が設けられている。常圧配管６６には、アイソレーションバルブ６４が接続されている。
【００３４】
一方、成長室５０には、エピタキシャル成長の原料ガスを供給するガス導入管７５が設けられている。ガス導入管７５には、マスフローコントローラ７１〜７４を介して４系統のガスラインが接続されている。例えば、原料ガスを成長室５０の内部に搬送するためのキャリアガスである水素（Ｈ２）、原料ガスであるモノシラン（ＳｉＨ４）、ゲルマン（ＧｅＨ４）、および、不純物をドープするためのドーピングガスとしてホスフィン（ＰＨ３）を接続することができる。
【００３５】
さらに、半導体製造装置２００は、コントロールユニット９０を備えている。
コントロールユニット９０は、メインバルブ５６およびアイソレーションバルブ６３および６４を制御して、成長室５０の排気状態を減圧モードまたは常圧モードに制御する。
【００３６】
ここで、減圧モードとは、ガス導入管７５から成長室５０の内部にガスが供給され、同時に、成長室５０の内部から真空ポンプ７０によりガスが排気される減圧状態を言う。一方、常圧モードとは、ガス導入管７５から成長室５０の内部にガスが供給され、成長室５０の内圧によりガスが自然排気されている状態を言う。
【００３７】
コントロールユニット９０は、主配管５５〜５８を介して真空ポンプ７０により成長室５０の内部からガスを排気し、一旦、高真空に減圧する。続いて、ガス導入管７５から成長室５０の内部にガスを供給し、メインバルブ５６の開閉度を調整して成長室５０の内部を減圧状態にし、一定の圧力に制御することができる。例えば、成長室５０に取り付けられた圧力ゲージ８２が検出する圧力に応じてメインバルブ５６の開閉度を制御し、成長室５０の内部を一定の圧力に保持することができる。
【００３８】
さらに、減圧モードから常圧モードに移行する際は、例えば、メインバルブ５６を閉じ、成長室５０の内圧が所定の値を超えた時に、アイソレーションバルブ６３を開けてバイパス配管６０〜６２を介した排気に切り替える。バイパス配管６０〜６２に設けられたオリフィス６５により排気量が制限されるため、成長室５０の内圧は徐々に上昇する。この際、ガス導入管７５から成長室５０に供給されるガス流量を変化させて、成長室５０の内圧の上昇率を制御しても良い。
【００３９】
成長室５０の内部が常圧になれば、コントロールユニット９０は、アイソレーションバルブ６３を閉じ、続いて、アイソレーションバルブ６４を開いて常圧配管６６を介した排気に切り替えることができる。これにより、成長室５０の内部は常圧モードとなり、ガス導入管７５から供給されるガスを常圧配管６６を介して除害ユニット８０に自然排気する状態となる。ここで言う自然排気には、例えば、成長室５０の内圧よりも低い除害ユニット８０の排出側の背圧に吸引されてガスが排出されるような場合も含まれる。
【００４０】
さらに、コントロールユニット９０は、マスフローコントローラ７１〜７４を制御して、成長室５０に流入するガスの流量を制御する。また、図示しない温度センサによりサセプタ５２の温度を検出し、温度コントローラ８５を制御して、サセプタ５２に載置されたシリコンウェーハ１０の温度を制御することができる。
【００４１】
次に、本実施形態に係る半導体装置１００の製造方法、すなわち、半導体製造装置２００により、ｐ型ベース層１５ａの上にｎ型エミッタ層９となるｎ型シリコン層２３をエピタキシャル成長する過程について説明する。
【００４２】
本実施形態に係る製造方法は、第１半導体層であるｐ型ベース層１５ａの上に第２半導体層であるｎ型シリコン層２３を成長する際に、第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理（ベーク）する工程と、第１半導体層の表面上に、第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、を備えている。
【００４３】
図７は、本実施形態に係る製造過程の一例を示すフローチャートである。
本実施形態に係る製造過程は、ｎ型エミッタ層９となるｎ型シリコン層２３の結晶性を向上させるために行われる成長前ベーク工程（Ｓ０２〜Ｓ０４）と、ｎ型シリコン層２３のエピタキシャル成長工程（Ｓ０５〜Ｓ０７）とを有している。さらに、下地となる半導体層にドープされた不純物の拡散を抑制し、より高濃度の不純物を含む半導体層を成長するために、エピタキシャル成長前のベーク工程とエピタキシャル成長工程とを、それぞれに適した条件で実行する。
【００４４】
以下、本実施形態に係る製造過程を、図６〜図８を参照して詳細に説明する。
まず、成長室５０にシリコンウェーハ１０を搬入し、サセプタ５２の上に載置する（Ｓ０１）。
次に、成長室５０の内部を減圧し、還元性の雰囲気に置換する（Ｓ０２）。
【００４５】
具体的には、コントロールユニット９０は、メインバルブ５６を開き、主配管５５〜５８に接続された真空ポンプ７０により成長室５０の内部を高真空（例えば、１×１０‐５Ｔｏｒｒ以下の真空度）に排気する。続いて、ガス導入管７５より、例えば、還元性のＨ２ガスをキャリアガスとして成長室５０に導入する。さらに、メインバルブ５６の開閉度を調整して成長室５０の内部を一定の圧力に維持する。
【００４６】
これにより、成長室５０の内部を還元性のＨ２ガスに置換された減圧雰囲気にすることができる。キャリアガスとして、例えば、アルゴン（Ａｒ）など、不活性ガスを用いる場合には、Ｈ２ガスを添加することにより、成長室５０の内部を還元性の雰囲気とすることができる。
【００４７】
次に、ヒータ５３によりサセプタ５２の温度を上昇させてシリコンウェーハ１０を加熱する（Ｓ０３）。例えば、図８は、シリコンウェーハ１０の処理温度の時間変化を例示するグラフである。
シリコンウェーハ１０は、所定の初期温度Ｔ０に保持されたサセプタ５２に載置される。初期温度Ｔ０は、シリコンウェーハ１０に熱衝撃を与えない温度、例えば、４００℃以下に設定することができる。
【００４８】
続いて、成長室５０の内部を還元性の雰囲気に置換した後、サセプタ５２の温度を上げてシリコンウェーハ１０を加熱する（ｔ１〜ｔ２）。この際、加熱レートを約３℃／秒とすることができる。さらに、サセプタ５２の温度が最高温度Ｔａに達したらヒータ５３を止めて、冷却を開始する。
【００４９】
次に、成長室５０の内部を常圧に戻す（Ｓ０５）。前述したように、メインバルブ５６を閉じ、バイパス配管６０〜６２を介した排気により成長室５０の内圧を徐々に上昇させ、さらに、常圧配管６６を介した排気に切替えることにより、減圧モードから常圧モードに切り替えることができる。
減圧モードから常圧モードへの切り替えは、サセプタ５２の冷却を開始した後、成長温度Ｔｇに達するまでの間（ｔ２〜ｔ３）に実施しても良いし、成長温度Ｔｇに達した後に実施することもできる。
【００５０】
次に、サセプタ５２が冷却されて成長温度Ｔｇに達し、成長室５０の内部が常圧モードに切り替わっていれば、エピタキシャル成長を開始する（Ｓ０６）。
具体的には、コントロールユニット９０が、温度コントローラ８５を制御してサセプタ５２の温度を成長温度Ｔｇに保持する。さらに、成長室５０の内部が常圧に復帰し、ガス排気が自然排気に切り替わった後に、ガス導入管７５から原料ガスＳｉＨ４およびドーピングガスＰＨ３を成長室５０に流入させてｎ型シリコン層２３の成長を開始する。
【００５１】
ｎ型シリコン層２３が所定の厚さになったら、原料ガスＳｉＨ４およびドーピングガスＰＨ３を遮断してエピタキシャル成長を停止させる（Ｓ０７）。
例えば、予め測定したｎ型シリコンの成長速度に基づいて成長時間を設定し、その時間の経過後にガスを遮断しても良い。
【００５２】
続いて、サセプタ５２を冷却した後、成長室５０からシリコンウェーハ１０を取り出し、エピタキシャル成長を完了する（Ｓ０８）。
【００５３】
上記の半導体装置１００の製造過程では、ｐ型ベース層１５ａにドープされたＢの濃度プロファイルを可能な限り変化させないようにする。このため、成長前ベークからｎ型シリコン層２３のエピタキシャル成長の間に、シリコンウェーハ１０に与えられる熱量を抑制する。この過程で最も熱量が多く付加されるのは成長前のベーク工程であり、ベーク工程における最高到達温度Ｔａを制限することが望ましい。
【００５４】
図８に示す温度プロファイルでは、サセプタ５２の温度が最高温度に到達した後、直ぐに冷却が開始される。これにより、ベーク工程（Ｓ０２〜Ｓ０４）においてシリコンウェーハ１０に与えられる熱量を低減し、ｐ型ベース層１５ａ中のＢの拡散を抑制することができる。
さらに、例えば、最高到達温度Ｔａを９００℃以下とすることにより、ｐ型ベース層１５ａのＢの拡散を抑制し、実質的なベース層の幅を狭く維持することができる。
【００５５】
半導体装置１００のｐ型ベース層１５ａの主要な部分はＳｉＧｅ混晶で形成されるため、Ｓｉ結晶との間に結晶組成の違いによる境界が存在し、これによりｐ型ベース層１５ａの幅を規定することができる。一方、ＨＢＴとしての動作特性を左右するベース幅は、ｐ型ベース層１５ａにドープされたｐ型不純物により形成されるｐ型領域の幅である。ｐ型ベース層１５ａにドープされたＢがｎ型コレクタ層５またはｎ型エミッタ層９に向けて拡散すれば、ｐ型ベース層１５ａの幅よりもｐ型領域の幅の方が広くなり両者は一致しない。そこで、ここで言う実質的なベース幅は、ｐ型領域の幅を意味する。
【００５６】
ベーク工程（Ｓ０２〜Ｓ０４）は、ｎ型シリコン層２３を成長するシリコンウェーハ１０の表面に形成された自然酸化膜除去を目的として実施される。還元性のＨ２ガス雰囲気中で熱処理することにより、ウェーハ表面のシリコン原子と結合した酸素を解離させることができる。これにより、エピタキシャル成長直前において、自然酸化膜のない清浄なｐ型ベース層１５ａの表面を露出させることができる。その結果、シリコンウェーハ１０の表面に形成されるｎ型シリコン層２３に発生する結晶欠陥を低減することができる。
【００５７】
例えば、ｐ型ベース層１５ａの表面に自然酸化膜が残った状態でｎ型シリコン層２３をエピタキシャル成長すると、ｎ型エミッタ層９となる部分に結晶欠陥が導入され結晶性が劣化する。そして、エミッタ・ベース接合界面における結晶性の劣化は、リーク電流を増大させトランジスターの特性を劣化させる。
【００５８】
表１は、大気圧下のＨ２雰囲気において温度を変えてベーク処理を実施した試料１〜３の表面に残留する酸素の面密度を示している。残留酸素の量は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）法を用いて測定されたものである。処理温度は、ベーク工程における最高到達温度Ｔａである。
【表１】
【００５９】
シリコンウェーハの表面に形成される自然酸化膜は、還元性雰囲気中において高温で熱処理することにより除去することができる。表１に示す実験結果では、熱処理温度が高い試料ほど表面において検出される酸素の量が減少している。しかしながら、９００℃の温度で処理した試料３においても、表面に酸素が残留していることがわかる。すなわち、シリコンウェーハの表面に自然酸化膜が残ることを示している。
【００６０】
これに対し、表２は、減圧下のＨ２雰囲気で温度を変えてベーク処理を実施した試料１〜５の表面に残留する酸素の面密度を示している。ベーク処理時の成長室５０の内圧は、約８０Ｔｏｒｒである。
【表２】
【００６１】
表２に示すように、８００℃で処理した試料１の表面において残留酸素が検出されている。一方、８２５℃以上の温度で処理した試料２〜５では、残留酸素の量はＳＩＭＳの検出限界以下、Ｎ．Ｄ．（Not Detected）となっており、試料表面の自然酸化膜は除去されたものと考えられる。
【００６２】
なお、ベーク処理時の成長室５０の内圧を約２０Ｔｏｒｒとしても、８００℃以上の温度でベーク処理することによりシリコンウェーハ表面の自然酸化膜を除去することができた。したがって、少なくとも２０〜８０Ｔｏｒｒの減圧下において、８００℃以上のベーク処理により自然酸化膜を除去することができる。
【００６３】
このように、成長前ベーク処理によりシリコンウェーハの自然酸化膜を除去するには、大気圧（常圧）の還元性雰囲気では９００℃以上の温度で処理する必要があるのに対し、減圧下の雰囲気では、９００℃より低温の処理で自然酸化膜を除去することが可能となる。
【００６４】
前述したように、ｐ型ベース層１５ａにドープされたＢの拡散を抑制するためには、９００℃以下で熱処理することが望ましい。したがって、常圧下のベークでは、ｐ型ベース層１５ａにドープされたＢを拡散させないで、ｐ型ベース層１５ａの表面の自然酸化膜を除去することは難しいことが分かる。
【００６５】
一方、減圧下では、９００℃以下の温度でベークすることにより、ｐ型ベース層１５ａの表面の自然酸化膜を除去することが可能である。すなわち、ｐ型ベース層１５ａにドープされたＢの拡散を抑制して、ｐ型ベース層１５ａの表面の自然酸化膜を除去することが可能である。
【００６６】
次に、ベーク工程の後に実施されるエピタキシャル成長の条件について説明する。
上述したように、ベーク工程は、減圧下の還元性雰囲気で行われることが好ましい。
ベーク工程を減圧下で実施した場合、続いて実施されるエピタキシャル成長も減圧下で実施される場合が多い。これは、エピタキシャル成長される結晶の品質を向上させるために、下地となるウェーハの表面を清浄化した直後に結晶成長を行うことが好ましいと考えられているからである。すなわち、成長前のベーク処理を減圧下で実施する場合は、エピタキシャル成長にスムーズに移行するために減圧成長が選択されている。
【００６７】
しかしながら、減圧下のエピタキシャル成長では、成長速度が遅くスループットが低下すること、また、不純物のドーピング濃度を高くできないことが問題となる。
具体的には、ｎ型エミッタ層９に求められる１×１０２０ｃｍ−３以上の不純物濃度を有するシリコン層を形成することが難しいという問題がある。
【００６８】
図１０に、比較例に係る半導体装置のエミッタ層の不純物プロファイルを示す。ＳＩＭＳ法を用いて測定されたｎ型不純物であるリン（Ｐ）の濃度プロファイルである。グラフの原点がエミッタ層の表面に該当し、深さ方向の不純物分布を示している。
【００６９】
エピタキシャル成長は、減圧下（８０Ｔｏｒｒ）で実施され、成長温度Ｔｇは、６８０℃および７２０℃の２条件である。さらに、ドーピングガスであるＰＨ３の流量１７０ＳＣＣＭおよび４２０ＳＣＣＭの２条件を組み合わせた３つの試料のデータＡ〜Ｃが示されている。
グラフの横軸に示す深さ方向において、各プロファイルのＰ濃度が立ち上がるところが、エミッタ層の成長開始の領域に該当し、エミッタ・ベース界面の近傍の不純物濃度を示している。
【００７０】
Ｔｇが６８０℃のデータＡ、Ｂの比較において、ＰＨ３の導入量を１７０ＳＣＣＭから４２０ＳＣＣＭに増加させることにより、エミッタ・ベース界面近傍のＰ濃度が増加することがわかる。さらに、ＰＨ３の導入量を１７０ＳＣＣＭとしたデータＡ、Ｃの比較から、Ｔｇを７２０℃から６８０℃へ下げてもＰ濃度が増加することがわかる。しかし、いずれのデータにおいても、エミッタ・ベース界面近傍のＰ濃度は、１×１０２０ｃｍ−３を超えていない。
【００７１】
一方、データＡ〜Ｃに共通して、グラフ中の原点方向、すなわちエミッタ層の表面に向かう方向においてＰ濃度は増加し、１×１０２０ｃｍ−３を超える濃度となっている。しかしながら、ＨＢＴの高性能化のためには、エミッタ・ベースの接合界面において急峻なｐｎ接合が形成される必要があり、図１０に示されたエミッタ・ベース界面近傍のｎ型不純物（Ｐ）濃度では不十分である。
【００７２】
図１１は、比較例に係る半導体装置のエミッタ層のＰ濃度を、ドーピングガスＰＨ３の希釈量に対して示したグラフである。縦軸は、エミッタ・ベース界面近傍におけるＰ濃度を示している。横軸は、成長室５０に導入されるＰＨ３に加えられる希釈水素の流量を示している。
【００７３】
図１１中にプロットしたデータによれば、希釈水素の量を増やすとＰ濃度は低下する。一方、希釈水素を全く加えない場合でも、Ｐ濃度は１×１０２０ｃｍ−３を超えないことがわかる。
したがって、減圧下のエピタキシャル成長では、ドーピングガスＰＨ３の希釈率を下げて導入量を増加させても、また、成膜温度Ｔｇを下げたとしても、１×１０２０ｃｍ−３を超えるエミッタ・ベース界面近傍のＰ濃度が得られないことがわかる。
【００７４】
これに対し、図９は、本実施形態に係る半導体装置１００のｎ型エミッタ層９のＰ濃度のプロファイルを示す。常圧下において、Ｔｇを７２０℃、７００℃、６８０℃としてエピタキシャル成長し、さらに、ＰＨ３の流量１７０ＳＣＣＭおよび４２０ＳＣＣＭを組み合わせた４条件に対応するデータＡ〜Ｄが示されている。
【００７５】
図９に示す濃度プロファイルによれば、データＡ〜Ｄに対応するいずれの成長条件においても、エミッタ・ベース界面近傍におけるＰ濃度は、１×１０２０ｃｍ−３を超えている。データＡ〜Ｃの比較において、エミッタ・ベース界面近傍におけるＰのピーク濃度は、Ｔｇを下げるほど高くなることがわかる。また、データＣおよびＤの比較から、ＰＨ３の導入量を増やすことによってもＰ濃度が上昇することがわかる。
【００７６】
図９に示す常圧下の成長の結果と、図１０に示す減圧下の成長の結果とを比較すると、減圧下のエピタキシャル成長に比べ、常圧下の方がエミッタ・ベースの界面近傍におけるＰ濃度を著しく上昇させることが分かる。また、エミッタ・ベースの界面近傍におけるＰ濃度は、成長温度ＴｇおよびＰＨ３の導入量に依存し、成長温度ＴｇおよびＰＨ３の導入量を変えた時のＰ濃度の変化も、常圧下のエピタキシャル成長の方が大きいことが分かる。
【００７７】
さらに、エピタキシャル成長を常圧で実施することにより、ｎ型シリコン層２３の成長速度の速くすることができる。例えば、２５０ｎｍのシリコン層を成長するために、８０Ｔｏｒｒの減圧条件では２８分を要するのに対して、常圧では僅かに８分を要するに過ぎない。したがって、ｎ型エミッタ層９となるｎ型シリコン層２３を常圧でエピタキシャル成長することにより、スループットを大幅に短縮し製造コストを低減することが可能となる。
【００７８】
以上、詳細に説明したように、本実施形態に係る半導体装置１００の製造方法では、ｎ型エミッタ層９となるｎ型シリコン層２３の形成過程において、減圧下の還元性雰囲気でベーク処理を実施し、その後、成長室５０を常圧に切り替えてエピタキシャル成長を実施する。
【００７９】
半導体装置１００の製造に適した圧力条件は、ベーク処理とエピタキシャル成長との間で異なる。そこで、それぞれに適した条件で実行することにより、ベース層の実質的な幅を狭く維持し、さらに、エミッタ層の濃度を上げてエミッタ・ベース接合を急峻なｐｎ接合とすることができる。これにより、半導体装置１００の遮断周波数ｆＴを向上させ、雑音特性を低減することができる。
【００８０】
従来のエピタキシャル成長では、成長前ベークを減圧下で実施した場合、エピタキシャル成長も減圧下で実施することが通常であった。すなわち、ベーク処理により清浄化した下地の表面を清浄化した直後にエピタキシャル成長を実施することが望ましいとされてきたからである。
【００８１】
これに対し、本実施形態では、減圧下のＨ２雰囲気でベーク処理を行うことにより、ｐ型ベース層１５ａの自然酸化膜が十分に除去され清浄な表面を得ることができる。そして、その表面にエピタキシャル成長することにより、シリコン層の結晶性を向上させエミッタ・ベース間のリーク電流を減少させることができる。
【００８２】
さらに、エピタキシャル成長を常圧で実施することにより、ｎ型不純物の濃度が１×１０２０ｃｍ−３を超える高濃度のエミッタ層を形成することが可能となり、急峻なエミッタ・ベース接合が得られる。これにより、半導体装置１００の雑音特性を向上させることができる。
【００８３】
以上、本発明に係る一実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、出願時の技術水準に基づいて、当業者がなし得る設計変更や、材料の変更等、本発明と技術的思想を同じとする実施態様も本発明の技術的範囲に含有される。
【符号の説明】
【００８４】
２・・・ｐ型シリコン基板、 ４・・・ｎ＋コレクタ領域、 ５・・・ｎ型コレクタ層、 ６・・・ｐ型シリコン領域、 ７・・・ｎ＋コンタクト領域、 ８・・・フィールド酸化膜、 ９・・・ｎ型エミッタ層、 １０・・・シリコンウェーハ、 １１・・・コレクタコンタクト層、 １２・・・絶縁膜、 １３・・・ｐ型ポリシリコン層、 １４・・・引き出し電極、 １５、１５ｂ・・・ｐ型ＳｉＧｅ層、 １５ａ・・・ｐ型ベース層、 １７・・・絶縁膜、 １８・・・ポリシリコン膜、 ２３・・・ｎ型シリコン層、 ２８・・・層間絶縁膜、 ３１、３２・・・開口、 ３４・・・コンタクトホール、 ３５・・・コンタクト配線、 ３６・・・配線、 ４１、４２・・・レジストマスク、 ５０・・・成長室、 ５２・・・サセプタ、 ５３・・・ヒータ、 ５５、５７、５８・・・主配管、 ５６・・・メインバルブ、 ６０、６１、６２・・・バイパス配管、 ６３、６４・・・アイソレーションバルブ、 ６５・・・オリフィス、 ６６・・・常圧配管、 ７０・・・真空ポンプ、 ７１、７２、７３、７４・・・マスフローコントローラ、 ７５・・・ガス導入管、 ８０・・・除害ユニット、 ８２・・・圧力ゲージ、 ８５・・・温度コントローラ、 ９０・・・コントロールユニット、 １００・・・半導体装置、 ２００・・・半導体製造装置
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、
前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程と、
前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
第１導電型の第１半導体層が設けられた基板の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、
前記基板を載置した成長室の内部に還元性ガスを供給し、前記成長室に接続された真空排気系により前記還元性ガスを排気しながら前記基板を熱処理する工程と、
前記還元性ガスを供給しながら前記真空排気系を遮断し、前記成長室の内部の圧力を上昇させて自然排気に切り替える工程と、
前記第２半導体層の原料ガスと前記第２導電性の不純物元素を含むドーピングガスとを前記成長室の内部に供給し、前記成長室から前記原料ガスと前記ドーピングガスとを自然排気しながら前記第２半導体層をエピタキシャル成長する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１半導体層は、ゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）とを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記エピタキシャル成長の温度は、前記熱処理における最高到達温度よりも低いことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記熱処理における最高到達温度は、８００℃以上、９００℃未満であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項１】
第１導電型の第１半導体層の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、
前記第１半導体層の表面を常圧よりも低い圧力の還元性雰囲気に曝して熱処理する工程と、
前記第１半導体層の表面上に、前記第２半導体層を常圧の雰囲気でエピタキシャル成長する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
第１導電型の第１半導体層が設けられた基板の上に第２導電型の第２半導体層を成長する半導体装置の製造方法であって、
前記基板を載置した成長室の内部に還元性ガスを供給し、前記成長室に接続された真空排気系により前記還元性ガスを排気しながら前記基板を熱処理する工程と、
前記還元性ガスを供給しながら前記真空排気系を遮断し、前記成長室の内部の圧力を上昇させて自然排気に切り替える工程と、
前記第２半導体層の原料ガスと前記第２導電性の不純物元素を含むドーピングガスとを前記成長室の内部に供給し、前記成長室から前記原料ガスと前記ドーピングガスとを自然排気しながら前記第２半導体層をエピタキシャル成長する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１半導体層は、ゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）とを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記エピタキシャル成長の温度は、前記熱処理における最高到達温度よりも低いことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記熱処理における最高到達温度は、８００℃以上、９００℃未満であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図９】
【図１０】
【公開番号】特開２０１１−２４９３８６（Ｐ２０１１−２４９３８６Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１１８１２９（Ｐ２０１０−１１８１２９）
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]