【課題】絶縁素子分離型のバイポーラトランジスタの放熱性を改善する。
【解決手段】薄い半導体層の第１のエリアに配置された第１のトランジスタと、薄い半導体層の第２のエリアに配置された第２のトランジスタで構成される回路部と、を備え、第１のトランジスタは、並列接続された複数のバイポーラトランジスタ素子を構成する複数の単位能動領域の配列全体を囲って配置された素子分離溝を含み、素子分離溝を能動領域から少なくとも１μｍ離間して設け、能動領域で生成される熱を単位能動領域を囲んで存在する半導体領域から外方に放熱させる構成を備えてなり、第２のトランジスタは、バイポーラトランジスタ動作を行う単位能動領域と、単位能動領域を取り囲んで形成され単位能動領域から１μｍ以下の位置に配置された素子分離溝を含む。 （もっと読む）

【課題】２層の電極構造の絶縁膜の厚み分の段差に基づく固着不良を回避したディスクリート型バイポーラトランジスタを提供する。
【解決手段】１層目のエミッタ電極７の上下に設けられるエミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２を非重畳とし、１つのエミッタ電極７についてエミッタコンタクトホールＣＨ２とエミッタスルーホールＴＨ２互いに離間して複数配置する。これにより、２層目のエミッタ電極１７表面では、最大でも、膜厚が厚い絶縁膜に設けられたエミッタスルーホールＴＨ２の段差の影響しか及ばず、２層目の電極表面の平坦性が向上する。これにより金属プレートの固着不良を回避できる。 （もっと読む）

【課題】ウェハー上面側から基板までの電流経路を低抵抗にできる半導体装置およびその製造方法を提供する。
【解決手段】第一導電型高濃度半導体基板１０１と、第一導電型高濃度半導体基板１０１上に設けられた低濃度不純物エピタキシャル層１０３と、１０５とを含み、第一導電型高濃度半導体基板１０１に接続するトレンチ１１０が低濃度不純物エピタキシャル層１０３、１０５に設けられている半導体装置であって、トレンチ１１０の内壁に沿って少なくとも低濃度不純物エピタキシャル層１０３、１０５中に形成されるとともに、第一導電型高濃度半導体基板１０１に接続する、第一導電型高濃度半導体基板１０１と同一導電型の第一導電型高濃度不純物領域１１２と、第一導電型高濃度不純物領域１１２上に形成されたコンタクト１１１とを含む、半導体装置を提供する。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

【課題】エミッタ層の寸法幅を微細化し、半導体装置の高性能化を図る技術を提供する。
【解決手段】ｎ型のコレクタ層２の活性領域上にｐ型のＳｉＧｅ合金層６ａと断面凸状のｐ型のシリコン膜７ａとが形成され、シリコン膜７ａ内の上部にはエミッタ層として機能するｎ型のエミッタ拡散層１３が形成されている。エミッタ拡散層１３上にはエミッタ電極であるｎ型の多結晶シリコン膜８ａおよびシリコン窒化膜９ａが形成されている。多結晶シリコン膜８ａの側面およびシリコン膜７ａの表面に表面絶縁膜１０が設けられるとともに、多結晶シリコン膜８ａとシリコン膜７ａとの界面５０に沿って、多結晶シリコン膜８ａの外側から内側に向かって突出するシリコン酸化膜からなる突出部１０ａが設けられている。 （もっと読む）

【課題】コレクタエピタキシャル層を薄膜化した高速バイポーラトランジスタを搭載した集積回路中に所望の高耐圧Ｊ−ＦＥＴを混載可能とした半導体装置及びその製法を提供すること。
【解決手段】Ｐ型の単結晶Ｓｉ基体などの第１導電型の半導体基体２上にシリコン半導体層などの第２導電型の半導体層３を積層し、この半導体層３中にＡｓ（ヒ素）等の第２導電型の不純物によってソース領域12及びドレイン領域13を形成し、さらにこの半導体層３上に、シリコン・ゲルマニウム層によってＰ型の第１導電型不純物（例えば、ホウ素など）を有するゲート領域14を形成する。 （もっと読む）

【課題】パワーアンプの歪特性及び効率を悪化させずに耐破壊性を向上させることが可能なヘテロ接合バイポーラトランジスタを提供すること
【解決手段】本発明にかかるヘテロ接合バイポーラトランジスタは、第１導電型のサブコレクタ層２と、第１導電型不純物を含む第１のコレクタ層４１と、第１のコレクタ層４１より第１導電型不純物の濃度が高い第３のコレクタ層４３と、前記第１のコレクタ層４１より第１導電型不純物の濃度が低い第２のコレクタ層４２と、第２導電型のベース層５と、ベース層５よりもバンドギャップの広い半導体を含む第１導電型のエミッタ層６と、第１導電型のエミッタキャップ層８と、を有するものである。 （もっと読む）

【課題】寄生動作を抑制した半導体装置を提供する。
【解決手段】半導体装置は、ｎ^-領域２ａと、ｎ^-領域２ａから離れて形成されたｎ^-領域２ｃと、ｎ^-領域２ａとｎ^-領域２ｃとの間に形成されたｎ^-領域２ｂと、ｎ^-領域２ｃとｎ^-領域２ｂとの間に配置され、ｐ^-領域１よりも低抵抗のｐ拡散領域４ｂとを備える。ｎ^-領域２ａに接するように形成されたエミッタ電極７を備える。ｎ^-領域２ｃに接するように形成されたコレクタ電極９を備える。ｎ^-領域２ａとｎ^-領域２ｂとに挟まれる領域に形成されたベース電極８を備える。ｎ^-領域２ｂとｐ拡散領域４ｂとが導線１１で電気的に接続されている。ｎ^-領域２ｂの幅Ｘよりもｎ^-領域２ｂとｎ^-領域２ｃとの距離Ｙが長くなるように形成されている。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、エミッタ層とエミッタコンタクト層との間に形成される遷移層に起因する電流利得率の低下を防止する。
【解決手段】 ＧａＡｓ基板上に少なくともコレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎ_xＧａ_1-xＰ層の薄膜層が形成されていることを特徴とする。 （もっと読む）

【課題】トランジスタの耐圧を互いに異ならせるために追加する工程を最小限に抑え、かつトランジスタサイズの増大を招くことなく、耐圧が互いに異なるトランジスタを得る。
【解決手段】Ｎ＋ソースドレイン領域１５，１５及びＰウェル７からなるバイポーラ構造はＮＭＯＳトランジスタ３ｎ，５ｎで同じである。Ｐ＋ソースドレイン領域１９，１９及びＮウェル９からなるバイポーラ構造はＰＭＯＳトランジスタ３ｐ，５ｐで同じである。保護ＮＭＯＳトランジスタ５ｎ及び内部ＰＭＯＳトランジスタ３ｐはシリコン窒化膜２３で覆われ、内部ＮＭＯＳトランジスタ３ｎ及び保護ＰＭＯＳトランジスタ５ｐはシリコン窒化膜２３には覆われていない。保護ＮＭＯＳトランジスタ５ｎの耐圧は内部ＮＭＯＳトランジスタ３ｎよりも低く、保護ＰＭＯＳトランジスタ５ｐの耐圧は内部ＰＭＯＳトランジスタ３ｐよりも低い。 （もっと読む）

【課題】 微少な電極とコンタクト層との間のコンタクト抵抗を低くできる化合物半導体素子およびそのような半導体素子を工程数を増やすことなく製造する方法を提供する。
【解決手段】 ＧａＡｓ基板１上に、所定の半導体層２，３，４，５を形成した後、ＩｎＧａＡｓから構成されるオーミックコンタクト層６を、その表面が凹凸となるように、ＭＯＣＶＤ法またはＭＢＥ法によって形成する。そして、オーミックコンタクト層６の凹凸表面上に、横幅が１０μｍ以下である金属電極９を形成する。オーミックコンタクト層６と金属電極９の界面における凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にある。 （もっと読む）

【課題】高出力化に付随して要求される破壊耐圧に優れた高耐圧化特性を有するヘテロ接合バイポーラトランジスタを提供する。
【解決手段】ｎ型ＧａＡｓサブコレクタ層１０１と、ｎ型ＧａＡｓサブコレクタ層１０１上に位置し、ＧａＡｓよりバンドギャップが広いＩｎＧａＰから構成されるｎ型ＩｎＧａＰ第３コレクタ層１０２と、ｎ型ＩｎＧａＰ第３コレクタ層１０２上に位置するｎ型ＧａＡｓ第２コレクタ層１０３と、ｎ型ＧａＡｓ第２コレクタ層１０３上に位置し、ＧａＡｓよりバンドギャップが広いＩｎＧａＰから構成されるｎ型ＩｎＧａＰ第２コレクタ層１０９とを備える。 （もっと読む）

【課題】ヘテロバリア効果による高電流動作時でのトランジスタ特性の劣化を抑制した、高性能なＳｉＧｅ−ＨＢＴを提供することにある。
【解決手段】ベース領域４は、エミッタ領域９からコレクタ領域３に向かい、Ｇｅ組成比が連続的に減少する第１の領域４ａと第２の領域４ｂを有し、第１の領域４ａにおけるＧｅ組成比の減少率が、第２の領域４ｂにおけるＧｅ組成比の減少率よりも小さくなっている。また、エミッタ領域９に接するベース領域５は、エミッタ領域９からコレクタ領域３に向かいＧｅ組成比が増加している。 （もっと読む）

【課題】縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置の製造方法に関し、縦型ＮＰＮトランジスタのコレクタ抵抗の増加を抑制する方法を提供する。
【解決手段】縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置の製造方法であって、Ｎ型埋め込み拡散層４１の形成位置に対応する部分の半導体基板１１上に、第１のＮ型不純物と第１のＮ型不純物よりも拡散定数の大きい第２のＮ型不純物とを含有した絶縁膜５５を形成し、絶縁膜５５が形成された半導体基板１１を加熱して、半導体基板１１に第１及び第２のＮ型不純物を拡散させて、Ｎ型埋め込み拡散層４１を形成した。 （もっと読む）

【課題】基板の表面をトレンチ構造にしてエミッタ領域及びエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０は、Ｎ型不純物（例えばアンチモンＳｂ）が含有され、コレクタ領域ＲＣを形成している。シリコン基板１０の表面には、複数の凹部１０ａ、１０ａ、…を形成している。各凹部１０ａの底面及び側面には、エミッタ領域ＲＥを形成してあり、エミッタ領域ＲＥの下側及び各凹部１０ａを除くシリコン基板１０の表面には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。 （もっと読む）

【課題】基板の表面をトレンチ構造にしてベース領域及びベース電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０は、Ｎ型不純物として、例えば、アンチモンが含有され、コレクタ領域ＲＣを形成している。シリコン基板１０の表面には、複数の凹部１０ａ、１０ａ、…を形成してある。各凹部１０ａを除くシリコン基板１０の表面の一部には、エミッタ領域ＲＥが各凹部１０ａで離隔されるように形成してあり、コレクタ領域ＲＣの上側であって、各凹部１０ａの底面及び側面、並びにエミッタ領域ＲＥの下側には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。 （もっと読む）

【課題】電流増幅率ｈFEやコレクタ・エミッタ間の耐圧を、他の半導体素子に影響を与えずに、容易に調整することができる半導体装置及びその製造方法を提供する。
【解決手段】本半導体装置は、第1の導電型不純物を含む半導体基板と、半導体基板上に形成された第2の導電型不純物を含む第1の半導体領域と、第1の半導体領域上に、周囲を第１の導電型不純物を含む第2の半導体領域で囲むように形成された、第2の導電型不純物を含む第3の半導体領域と、第2の半導体領域直下の第1の半導体領域内に形成された、第1の半導体領域より高濃度の第2の導電型不純物を含む埋込半導体領域と、第2の半導体領域及び第1の半導体領域の接合部に形成された、第1の半導体領域より高濃度の第2の導電型不純物を含む介挿半導体層とを有し、第3の半導体領域をエミッタとし、第2の半導体領域をベースとし、埋込半導体領域をコレクタとするバーティカル型バイポーラトランジスタである。 （もっと読む）

【課題】耐圧性および耐湿性が向上された半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、トランジスタ等が形成される活性領域１９を囲むように、分離領域１３Ａ、１３Ｂを設けている。この分離領域１３Ａ等は、半導体基板１１の上面から下面まで連続して延在していおり、内部にはシリコン酸化膜等から成る絶縁物層１４Ａが形成されている。従って、活性領域１９が形成される半導体基板１１の側面の全てを絶縁物により被覆することができるので、半導体装置の耐圧性および耐湿性を向上させることができる。 （もっと読む）

【課題】ＦＺ法およびコレクタ二重拡散法でｎ−型半導体層／ｎ＋型半導体層を形成した基板により半導体装置を製造すると、ドリフト層に遷移領域が形成される。このためコレクタ抵抗の低減には限界があり、装置の薄型化も進まなかった。
【解決手段】ＦＺ法で作成したｎ−型半導体基板の第１主面に素子領域を形成後、ｎ−型半導体基板を第２主面側から所定の耐圧確保に必要最小限の膜厚付近までバックグラインド研削する。その後、第２主面側に１μｍ程度の厚みの高濃度不純物層を形成し、ドリフト層とする。これにより遷移領域が形成されず、また従来のｎ＋型半導体層の厚みも大幅に低減できるので、コレクタ抵抗低減によるオン抵抗の低減が実現する。更に生産性も向上でき、装置の薄型化にも寄与できる。 （もっと読む）

【課題】従来は、コレクタ抵抗の低減およびコレクタ−エミッタ間耐圧の向上の双方を達成することが困難であった。
【解決手段】半導体装置１は、ＳＯＩ基板１０（半導体基板）と、ＳＯＩ基板１０の表層に設けられたコレクタ領域２２とコレクタ引上領域２６と、コレクタ領域２２とコレクタ引上領域２６に挟まれて設けられたコレクタ引出領域２８と、コレクタ領域２２の上にベース領域３２を介して設けられ、コレクタ領域２２およびベース領域３２と共にバイポーラトランジスタを構成するエミッタ領域３４と、を備えている。ここで、コレクタ引出領域２８は、コレクタ領域２２よりも不純物濃度が高い。 （もっと読む）