【課題】ＩｎＧａＰをエミッタ層として有し、熱的安定性と通電に対する信頼性を両立することの出来るＨＢＴを用いた電力増幅器を提供する。
【解決手段】ＩｎＧａＰエミッタ層を有するＨＢＴにおいて、ＩｎＧａＰエミッタ層５とＡｌＧａＡｓバラスト抵抗層７の間にＧａＡｓ層６を挿入し、ベース層４から逆注入された正孔がＡｌＧａＡｓバラスト抵抗層７まで拡散、到達することを抑制する。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）

【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【解決手段】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ⁻型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ^＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。 （もっと読む）

【課題】バイポーラトランジスタの製造歩留まりを向上する。
【解決手段】半導体基板Ｓｕｂの主面上に、バイポーラトランジスタのコレクタを構成するコレクタ層ＣＬ、ベースを構成するベース層ＢＬおよびキャップＳｉ層ＢＣＬ、およびエミッタを構成するエミッタ層ＥＬが設けられている。このうち、ベース層ＢＬとしてＳｉＧｅ層を選択性エピタキシャル成長によって形成した後、キャップＳｉ層ＢＣＬとしてＳｉ層を非選択性エピタキシャル成長によって形成する。 （もっと読む）

【課題】ＳｉＧｅヘテロ接合バイポーラ・トランジスタを製造するだけでなく、ＳｉＧｅバイポーラの歩留まりも向上させる方法を提供すること。
【解決手段】本発明の方法は、以下の素子領域、すなわちコレクタ領域、サブコレクタ領域、外部ベース領域、およびコレクタ−ベース接合領域の１つへの、炭素、Ｃのイオン打込みを含む。好ましい実施形態では、前記領域のそれぞれに打込みＣを含む。 （もっと読む）

【課題】トレンチ構造のトランジスタの電極を確実に分離することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】各凹部１０ａの側面及び各凹部１０ａ周辺のシリコン基板１０上面には、シリコン酸化膜１１が形成してあり、さらに、シリコン酸化膜１１の上面には、シリコン窒化膜１３が形成されている。シリコン窒化膜１３の縁辺は、シリコン酸化膜１１の縁辺より突出させてオーバハング形状（庇状）にしてある。また、各凹部１０ａの開口部周りのシリコン酸化膜１１は、等方性エッチングによってオーバハング形状にしてある。すなわち、各凹部１０ａの開口部周りは、シリコン窒化膜１３によるオーバハングとシリコン酸化膜１１によるオーバハングが形成されている。 （もっと読む）

【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。 （もっと読む）

【課題】従来の半導体装置では、分離領域を構成するＰ型の埋込拡散層の横方向拡散幅が広がる等により、所望の耐圧特性を得難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板６上に２層のエピタキシャル層７、８が形成され、エピタキシャル層８はエピタキシャル層７よりも高不純物濃度である。エピタキシャル層７、８は、分離領域３、４、５により複数の素子形成領域に区分され、素子形成領域の１つには、ＮＰＮトランジスタ１が形成されている。そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１２とＰ型の分離領域３との間にはＮ型の拡散層１４が形成されている。この構造により、ベース領域−分離領域間がショートし難くなり、ＮＰＮトランジスタ１の耐圧特性を向上させることができる。 （もっと読む）

【課題】ベース領域が小さい場合でも、ベース領域の低濃度部分によるトランジスタ動作や、低濃度部分に起因するパンチスルーの発生を防ぎ、素子動作が高速で、かつ確実な縦型バイポーラ素子の製造方法を提供する。
【課題の解決手段】縦型バイポーラ素子の製造工程において、コレクタ層１を形成したシリコン基板上に素子分離用のフィールド酸化膜２を形成する工程と、シリコン基板に対してフィールド酸化膜２をマスクとしてベース領域３を形成するためにベース不純物をイオン注入する工程と、このイオン注入工程の後になされたフィールド酸化膜２の膜厚調整のためのエッチング工程等によって後退したフィールド酸化膜２をマスクとして、ベース領域３に再度同一導電型のベース不純物を同一条件でイオン注入する工程と、再度イオン注入を行ったベース領域３にエミッタ不純物を注入してエミッタ領域４を形成する工程とを含むものである。 （もっと読む）

【課題】 ベース・コレクタ間容量及びベースコンタクト抵抗を共に減少させて、高周波特性等の特性の向上を図ることができる、ヘテロ接合型半導体装置及びその製造方法を提供すること。
【解決手段】少なくともコレクタ層３とベース層４とエミッタ層５とからなる積層体を有するヘテロ接合型バイポーラトランジスタ２４ａであって、エミッタキャップ層６、エミッタ層５及びコレクタ層３がアンダーカット形状をなし、各アンダーカット部に有機絶縁膜９Ａ、９Ｂが充填されていると共に、エミッタ電極７に対して自己整合的に形成されたベース層４の側面から上面の一部にかけてベース電極１２が全方向蒸着後のリフトオフによって形成されている、ヘテロ接合型バイポーラトランジスタ２４ａ。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタにおいて、信頼性が高く、低コストのトランジスタを提供する。
【解決手段】 基板と、前記基板上に形成された第１導電型のコレクタ領域と、前記コレクタ領域上に形成された第２導電型のベース領域と、前記ベース領域上に形成された第１導電型のエミッタ領域と、を有するヘテロ接合バイポーラトランジスタであって、前記エミッタ領域が、Ｉｎ_ｘ（Ｇａ_ｙＡｌ_１−ｙ）_１−ｘＡｓ（０≦ｘ≦１、０≦ｙ≦１）からなるアンドープ層と、前記アンドープ層の表面の一部にメサ状に形成され前記アンドープ層と格子整合する材料からなり前記アンドープ層よりも第１導電型不純物濃度が高い第１導電型のメサ構造部と、を有し、前記メサ構造部の側面と、前記アンドープ層の前記表面のうちの前記メサ構造部を囲む領域と、が金属保護層により覆われ、前記金属保護層が、前記アンドープ層とショットキー接合を形成し、真空蒸着により形成可能な材料からなることを特徴とするヘテロ接合バイポーラトランジスタを提供する。 （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１上に素子分離膜３に周囲を囲まれた活性領域２ａを設ける。活性領域２ａの上に、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５を設ける。ＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われる。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。尚、多結晶シリコン膜７の下に位置する側壁膜６は、活性領域２ａと素子分離膜３との境界５０にまたがって設けられる。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながるエミッタ引き出し電極２１を形成する。ここで、エミッタ引き出し電極２１は、一方の素子分離膜３の上から活性領域２ａの上を通って反対側の素子分離膜３の上にまで連続して設けられた多結晶シリコン膜７の両側に配置されている。 （もっと読む）

【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板１に、素子分離膜３に囲まれた活性領域２ａが設けられる。活性領域２ａの上には、ベース層として機能するＳｉＧｅ合金層４およびエミッタ層として機能するｎ型拡散層５を設け、ＳｉＧｅ合金層４と素子分離膜３との間の活性領域２ａの表面に溝６０が設けられる。またＳｉＧｅ合金層４およびｎ型拡散層５は、シリコン酸化膜からなる側壁膜６で囲われる。この側壁膜６は、活性領域２ａの表面に設けられた溝６０を埋め込むとともに、溝６０と素子分離膜３との境界５０にまたがって設けられる。ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながる引き出し電極２１が設けられる。 （もっと読む）

本発明は、バイポーラ・トランジスタ装置（１０）の製造に関し、この装置内に、絶縁層（１３）内のウィンドウ内に存在し絶縁層（１３）を覆って横方向に延びる多結晶シリコン領域（１４）を用いて、エミッタが形成される。シリコン領域（１４）、並びに、絶縁領域（１３）及びシリコン領域（１４）のスタックに隣接する別のシリコン領域（１２）が、この構造を覆って堆積される金属層（１６）によってシリサイド化される。形成されるシリサイド（１７）のブリッジを回避する手段がスタックの側面に形成される。本発明によれば、形成されるシリサイドのブリッジを回避するための手段は、シリコン領域（１４）の上面とスタックの側面の表面に沿った他のシリコン領域（１２）の上面との間の間隔が、絶縁層（１３）と半導体層（１４）の厚さの合計よりも大きく形成されるように、スタックの側面が構築されることを備える。スタック側面の正又は負の傾斜によって増大された通路によりシリサイドのブリッジが回避される。好ましい実施形態は、スタックの側面がどのように構築されるかに関する。
（もっと読む）