半導体装置および半導体集積回路装置
【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第1の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。
【解決手段】基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のトランジスタセルにより構成される半導体装置、および、この半導体装置を含む半導体集積回路装置に関する。
【背景技術】
【0002】
図13は、従来のトランジスタセルの例として示す化合物半導体バイポーラトランジスタセル1’の断面図である。この従来のトランジスタセルは、以下のように製造される。まず、化合物半導体基板10に、サブコレクタ層20、コレクタ層30、ベース層40、エミッタ層50、および、上部エミッタ層60をエピタキシャル成長により形成する。そして、エミッタ層50、ベース層40等を所望の形状に加工した後、コレクタ層30を部分的にウエットエッチングし、サブコレクタ層20の表面を露出させるエッチング溝35’を形成し、このエッチング溝35’の内部にコレクタ電極130を形成する。
【0003】
このように、エッチング溝を形成してコレクタ電極を形成する場合には、後述するように、エッチングレートの結晶方位依存性を考慮してトランジスタセル構造を設計する必要がある。例えば、III−V属化合物半導体であるGaAsをウエットエッチングすると、図12(a)、(b)に示すように、ミラー指数で表される結晶方向[01−1](図12(a)、(b)の−X方向)に垂直なエッチング部の断面は、順メサ形状となる。一方、図12(c)、(d)に示すように、90°回転した方向のエッチング部の断面、すなわち結晶方向[011](図12(c)、(d)の−Y方向)に垂直な断面は、逆メサ構造となる。GaAsに代表される多くの化合物半導体は、結晶方位依存性があり、その断面形状がメサ形状および逆メサ形状になることが知られている。
【0004】
なお、本明細書ではミラー指数を表す際にマイナス符号「−」を例えば[−1−1−1]のように数字の前に記載しているが、このマイナス符号は、ミラー指数において本来数字の上に表記されるマイナス符号を意味する。
【0005】
この逆メサ面に引き出し配線を形成すると断線等が生じやすくなるので、逆メサ面の存在は、エッチング溝内に設けられたコレクタ電極またはエミッタ電極の引き出し配線の配置を制限する。そこで、従来のトランジスタセル1’は、例えば、図10に示すような構造となっていた。
【0006】
このトランジスタセル1’では、エッチング溝35’の両端面が順メサ形状(順メサ面)となっており、その順メサ面に引き出し配線135’が形成されている(図10(b))。なお、このトランジスタセル1’のエッチング溝35’の長手方向に垂直な断面は、逆メサ形状(長手方向に沿った側面が逆メサ面)となっているが(図13参照)、そこには引き出し配線が形成されていないので問題にはならない。
【0007】
しかしながら、このトランジスタセル1’を90°回転させたトランジスタセル1’’では、エッチング溝35’’の長手方向に垂直な断面は順メサ形状となるが、図11(b)に示すように、エッチング溝35’’の端面は逆メサ形状(逆メサ面)となる。
【0008】
したがって、トランジスタセル1’を90°回転させた図11(a)に示すトランジスタセル1’’では、この逆メサ面に引き出し配線135’’が形成されることになり、楔状に折れ曲がった部分でクラック等を生じて(図11(b)のC’部)、断線および電気抵抗増大等の導通不良を引き起こす場合がある。
【0009】
このため、図10(a)に示す従来のトランジスタセル1’では、エッチング溝の長手方向の端面が順メサ形状を為している必要があることから、エッチング溝の長手方向が1つの方向(順メサ方向(詳細は後述))に限定される。
【0010】
このように、従来のトランジスタセル1’では、エッチング溝が常に、一定の方向に形成される必要があることから、トランジスタセル(基本トランジスタセル)の向きも制限され、それらを集積した半導体集積回路装置のパターンレイアウトが制約され、高集積化が困難で小型化及び低コスト化を阻む要因となっていた。
【0011】
このような、問題に対処するために、例えば、非特許文献1には、コレクタ層のエッチング溝の長手方向の端面に生じる逆メサ部分を平坦化することが開示されている。このように平坦化工程を追加することにより、例えば、図10(a)に示すトランジスタセル1’であっても90°回転させて配置することが可能になる。
【非特許文献1】Bob Yeats et al. 2000 GaAsMANTECH 131-135 (2000)
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかし、非特許文献1の方法では、平坦化のために新たな工程を導入する必要があり、生産性の低下、および、コストの上昇等が問題となる。
【0013】
そこで、本発明は、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第1の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供することを第2の目的とする。
【課題を解決するための手段】
【0014】
本発明は、従来のトランジスタセル1’のエッチング溝の長手方向に直交する長手方向を有するエッチング溝を含みかつそのエッチング溝の順メサ面上にまとめ配線を形成することができる小型のトランジスタセル構造を提供し、上記目的を達成するものである。
すなわち、本発明に係る第1の半導体装置は、基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする。
【0015】
また、本発明に係る第2の半導体装置は、基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、隣接するトランジスタセル間の前記エッチング溝が、前記第1層に設けられた第2エッチング溝によって繋がっており、複数のトランジスタセル間の前記第1電極が、前記第2エッチング溝に設けられた第2電極によって接続されていることを特徴とする。
【発明の効果】
【0016】
本発明により、引き出し配線の設置が困難なことに起因し、トランジスタセルを配置するのが困難な、例えば、従来のトランジスタセルと90°の角度を為す方向のような、方向に、逆メサ部の平坦化等の新たな工程を伴わずに、トランジスタセルを配置した半導体装置の提供が可能となる。
したがって、本発明によれば、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することができる。
また、本発明に係る半導体装置を用いることによりレイアウトの自由度が向上し、高集積化された小型で安価な半導体集積回路装置の提供が可能となる。
【発明を実施するための最良の形態】
【0017】
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語)を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
【0018】
1.半導体装置の実施形態
・実施の形態1
図3(a)〜(f)は、本発明に係るトランジスタセルの一例である実施の形態1のヘテロバイポーラトランジスタ一(HBT、Hetero Junction Bipolar Transistor)セル1の製造方法を示す断面図であり、図1はバイポーラトランジスタ1を含む半導体装置250の上面図であり、図2Aは、図1のIIA−IIA断面を、図2Bは、図1のIIB−IIB断面を示す。
【0019】
本実施の形態1のトランジスタセルでは、まず、コレクタ層に設けるエッチング溝の長手方向を、従来と異なる逆メサ方向(エッチング溝の長手方向の端面が逆メサ形状となる方向)としている。そして、エッチング溝の長手方向に沿った順メサ面となった側面に交差するように設けたまとめ配線によって複数のトランジスタセル間のコレクタ電極が接続されている。このようにして、従来通り、エッチング溝の長手方向の端部(逆メサ形状となった端面)に沿って引き出し配線を配置したときに生じる虞のある導通不良を防止している。
【0020】
すなわち、本実施の形態1では、エッチング溝とエッチング溝内に配置されるコレクタ電極をエミッタ電極より長く延在させる。そして、複数のトランジスタセル間のコレクタ電極を接続する、まとめ配線を、順メサ面であるエッチング溝の長手方向に沿った側面と交差させ、まとめ配線と第一電極の電気的接続をこの交差部にて確保する。この構造により、導通不良のリスクを大きく低減した半導体装置を提供できる。
【0021】
以下に、図面を用いて本発明にかかる実施の形態1の化合物半導体ヘテロバイポーラトランジスタ1の構成を詳細に説明する。
<実施の形態1のヘテロバイポーラトランジスタ1の製造工程>
GaAsの化合物半導体基板10の上に、順に、高濃度n型GaAsよりなる厚さ約0.5μmのサブコレクタ層20と、n型GaAsよりなる厚さ0.5μm〜1.5μmのコレクタ層30と、p型GaAsよりなる厚さ0.05μm〜0.15μmのベース層40と、n型InGaPよりなるエミッタ層50と、GaAsおよびInGaAsよりなるエミッタ上部層60を形成する。
【0022】
サブコレクタ層20はオーミック抵抗を下げ、コレクタ層30とともにコレクタとして機能する。また、エミッタ上部層60は、例えば、GaAs層、InxGa1−xAs層およびIn0.5Ga0.5As層からなる積層構造であっても良い。
【0023】
そして、エミッタ電極160を、例えばWSiにより形成し、エミッタ上部層60のうちエミッタ電極160に覆われていない部分をエミッタ層50の表面が露出するまで、エッチングする(図3(a)の状態)。なお、エミッタ電極160およびその下部に位置するエミッタ上部層60の主面は、図1より判るように、図中のX軸に平行な方向に延在した長方形の形状を有している。
【0024】
次にバイポーラトランジスタ1の周囲の絶縁を確保するように原子分離注入領域100を設けた後(図3(b))、ベース電極140をベース層40に接するように形成(図3(c))する。ベース電極140は、好ましくは、Au、Ti、Ptの積層構造よりなる。
【0025】
さらに、ベース半導体層40およびコレクタ層30の上部0.1〜0.4μm程度をエッチングし、ベース・コレクタ接合部(ベースメサ)領域を形成する(図3(d))。
【0026】
そして、コレクタ層30を例えばウエットエッチングにより、サブコレクタ領域20までエッチングし、エッチング溝35を形成した後に、好ましくは、Au、Ni、AuGeの積層膜よりなるコレクタ電極(第一電極)130を、エッチング溝35の底部にリフトオフ法により形成する(図3(e))。
【0027】
エミッタ電極160およびエミッタ上部層60同様に、X軸方向に延在するコレクタ電極130を収容できるように、エッチング溝35は、X軸方向に延在した直方体形状となっている。エッチング溝35は、延在方向に垂直な断面(図1および図3中のY−Z面に平行な面)が順メサ形状(図3(e)参照)であり、X軸の延在方向に沿った側面が順メサ面になっている。また、エッチング溝35は、延在方向に平行で、かつ、コレクタ層30の主面に垂直な断面(図1および図3中のX−Z面に平行な面)の形状が逆メサ形状(図2A参照)となっている。
【0028】
本発明では、エッチング溝35の延在する方向(長手方向(図1および図3のX軸方向))をGaAsよりなるコレクタ層30の結晶方向[01−1]と平行にし、エッチング溝35の延在方向に垂直で、かつ、コレクタ層30の主面に平行な方向(図1および図3中のY軸方向)をコレクタ層30の結晶方向[011]と平行にすることで、このような、エッチング溝35の断面形状を得ている。
【0029】
そして、保護絶縁膜200を形成し、さらに例えば厚さ1μm〜2μmの第1配線層からなる引き出し配線135をリストオフ法により形成し、トランジスタセル1を得る(図3(f)参照)。なお隣り合うコレクタ電極上の保護絶縁膜200の開口部200Bは1つの大きな開口にまとめる(図1参照)。
【0030】
この後、図2Aないし図2Bにあるように、さらに第2保護絶縁膜210を形成し、第2配線層137’を形成する。まとめ配線137は、本例では2重の配線となっており、第1配線の配線137’とその上部の第2配線の配線137’’とからなっている。
【0031】
ところで、本明細書では、図10(a)(b)に示すように、エッチング溝35’が延在する方向(長手方向)の端面が順メサ構造を為す場合、このエッチング溝が延在する方向を順メサ方向という。
【0032】
このような順メサ方向に延在するエッチング溝35’を有し、かつ、エッチング溝35’の長手方向に垂直な断面が逆メサ形状であるトランジスタ(トランジスタセル)を逆メサトランジスタ(逆メサトランジスタセル)という。また、このエッチング溝が延在する方向を順メサ方向という。
【0033】
一方、図1、図2Aに示すように、エッチング溝35が延在する方向(長手方向)の端面が逆メサ構造を為す場合、このエッチング溝が延在する方向を逆メサ方向という。
【0034】
このような逆メサ方向に延在するエッチング溝35を有し、かつ、エッチング溝35の長手方向に垂直な断面が順メサ形状であるトランジスタ(トランジスタセル)を順メサトランジスタ(順メサトランジスタセル)という。
【0035】
また、順メサ方向、および、逆メサ方向の結晶方位は、半導体の種類により異なる。
【0036】
次に、複数のバイポーラ基本トランジスタセル1を同じ方向にならべて形成する半導体装置250の詳細について示す。理解を容易にするために、複数の逆メサバイポーラ基本トランジスタセル1’を複数含む従来の半導体装置250’と、半導体250’と同様の構成を、順メサバイポーラトランジスタを用いて形成した半導体装置250’’を説明する。
【0037】
図14は、同じ方向を向いた逆メサバイポーラ基本トランジスタセル1’を3つ有する半導体装置250’の上面図である。それぞれの基本トランジスタセル1’の2つのエッチング溝35’(図14では不図示。図10(b)および図13参照)は、コレクタ層の〔011〕方向と平行に、すなわち、順メサ方向に延在している。このためコレクタ電極130の上から順メサ形状をなすエッチング溝35’の長手方向の端面を通り、エッチング溝の外に至る引き出し配線135’は断線等の導通不良のリスクは少ない。
【0038】
隣接するトランジスタセル1’間の引き出し配線135’を互いに電気的に接続する目的で、エッチング溝35’が延在する方向に垂直な方向に延在する、まとめ配線137が設けられている。まとめ配線137は、上からみて図10の基本トランジスタセル1’の引き出し配線135’のうち、エッチング溝35’より外にある部分(図14でX軸に平行な部分)と接触するように配置されている。
【0039】
なお、まとめ配線137は、引き出し配線135’と同一の第1配線層を延長してまとめ配線137’単独で形成してもよい。また必要に応じ大電流を流せるように第2の配線層をまとめ配線137’ ’としてまとめ配線137’の上部に重ねても良い。第1配線層および、第2配線層はそれぞれ例えばAu、Tiの積層膜からなり、リフトオフ等により形成される。
【0040】
これにより、まとめ配線137を流れるコレクタ電流は、矢印Dに沿って引き出し配線135’を介し、コレクタ電極130に達する。しかし、半導体装置250’では、逆メサバイポーラ型トランジスタセルしか使用できず、従って、全ての基本トランジスタの向きは同じ方向、または、主面上で180°回転した方向(レイアウト上は実施的に同じ方向)を向いている。
【0041】
図15は、同じ方向を向いた順メサバイポーラ基本トランジスタセル1’’を3つ有する半導体装置250’’の上面図である。この図15に示す半導体装置250’’は、コレクタ電極130とまとめ配線137を図14と同様なパターンにして構成したものである。図16(a)と図16(b)には、それぞれ、図15のXVIa−XVIa断面と、XVIb−XVIb断面とを示す。それぞれの基本トランジスタセル1’’の2つのエッチング溝35’’(図16(a)参照)は、コレクタ層30の〔01−1〕方向と平行に、すなわち、逆メサ方向に延在している。
【0042】
このため、図16(a)に示すように、コレクタ電極130の上から、エッチング溝の延在する方向の端面(逆メサ形状を為している)に沿って、エッチング溝35’’の外に至る引き出し配線135’は、矢印Gで示す部分で楔形状に折れ曲がり、断線等の導通不良を生じるリスクを内在している。従って、図15の矢印Eに沿って、まとめ配線137から、引き出し配線135’’を介し、コレクタ電極130に安定してコレクタ電流を流すことは困難であり、このようなまとめ配線構造はとることができないことがわかる。なお、図16(a)に示すまとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造の例となっている。
【0043】
この不具合を解決するために、図17に示す半導体装置260が従来用いられている。半導体260装置のトランジスタセル1Bでは、コレクタ電極130から、順メサ形状を形成している、エッチング溝35’’の長手方向に沿った側壁に沿って(図17のY方向)、引き出し配線135Bをエッチング溝35’’の外まで引き出す。そして、引き出し配線と接続するように、引き出し配線135Bには、エッチング溝35’’(コレクタ電極130)に平行(図17のX方向)に延在する溝外延在部が設けられている。
【0044】
半導体装置260では、通電不良の不具合を生じずに、コレクタ電流を、まとめ配線137から、矢印Fと矢印Hに沿って、引き出し配線135Bを介し、コレクタ電極130に流すことができる。
【0045】
しかし、引き出し配線135Bの溝外延在部は通常5〜10μmの幅(図17のY軸方向)を必要とし、この幅の分だけ、バイポーラ型基本トランジスタセル1B間の間隔が広くなる。このことは、逆メサバイポーラトランジスタを使用する場合に比べ、必要な面積が増大することを意味し、レイアウト面積を低減した半導体集積回路装置を提供するという本発明の目的と反する。
【0046】
次に、本発明の実施の形態1にかかる半導体装置250の詳細を説明する。
トランジスタセル1’’と同じく、トランジスタセル1のエッチング溝35の延在方向(X方向)に垂直な断面(Y−Z面)の断面形状は順メサ形状となっている。
【0047】
しかしながら、基本トランジスタセル1は、基本トランジスタセル1’’と異なり、エッチング溝35およびコレクタ電極130が、まとめ配線137の下部まで延在している(図2Aと図16(a)を参照)。このようにエッチング溝35およびコレクタ電流を延在することは、従来の工程の中で実施可能である。
【0048】
これにより、図2Aに示す断面(エッチング溝35の延在方向に平行で、かつ、コレクタ層30の主面に垂直な面)において、エッチング溝35の延在方向の逆メサ形状をなす端面のうち、右側(図2AのX方向側)の端面は、まとめ配線137より右側(図2Aで示した範囲よりさらに右側(X方向))に位置する。
【0049】
まとめ配線137は、エッチング溝35が延在する方向に垂直な方向に延在している。このため、まとめ配線137が延在する方向(図1の−Y方向)については、図2Bに示すように、エッチング溝35の長手方向に沿った側面は順メサ形状(順メサ面)を形成している。まとめ配線137および引き出し配線135は、この順メサ面を交差し、コレクタ電極130を接続されていることから、半導体装置250では、断線等による導通不良の発生を抑制できる。
【0050】
なお、図2Bでは、まとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造の例となっている。まとめ配線137は、は第1配線層からなる引き出し配線135を介してコレクタ電極と接続されている。まとめ配線137は、まとめ配線137’とまとめ配線137’’を重ねた構造となっているのでまとめ配線137が延在する方向への電流容量が増加する利点がある。しかし、まとめ配線137は、第2配線層からなるまとめ配線137’’を設けずに、第1配線層のまとめ配線137’のみでもよい。
【0051】
従って、半導体装置250は、この順メサバイポーラトランジスタセル1を用いることで、順メサバイポーラトランジスタを用いても従来の逆メサバイポーラトランジスタを用いる半導体装置250’同様の低い導通不良のリスクと、同様の少ない面積を得ることができる。
【0052】
これにより、1つの基板上に形成される1つの半導体集積回路装置内に、逆メサバイポーラトランジスタを用いる半導体装置250’と順メサバイポーラトランジスタ用いる半導体装置250の両方を用いることで、90°向きの違うバイポーラトランジスタが同時に使用可能となる。すなわち、半導体集積回路装置において、半導体装置のレイアウトの自由度が向上し、より低面積の半導体集積回路装置を得ることを可能にする。
【0053】
・実施の形態2
図4は、本発明の実施の形態2に係る半導体装置250Aの上面図である。図5は、図4のV−V断面を示す。なお、図4のIIa−IIa断面は、図1に示す実施の形態1にかかる半導体装置250のIIa−IIa断面(図2A)と同じである。
【0054】
半導体装置250Aでは、半導体装置250と異なり、エッチング溝35およびコレクタ電極130は、それぞれ第1エッチング溝および第1電極として溝内エミッタ電極160の長手方向(図4では、X軸方向)に延在するだけでなく、まとめ配線137の下部において、まとめ配線137と平行な方向(図4および図5では、Y軸方向)に、第2エッチング溝および第2電極として延在している。コレクタ電極上の保護絶縁膜200の開口部200Cはまとめ配線137などとの導通を取り易くするために、1つの大きな開口にまとめてもよい(図4参照)。
【0055】
このようにエッチング溝35およびコレクタ電極130を延在させることは、従来の工程において、エッチング溝35のエッチングおよびコレクタ電極130のリフトオフを行う範囲を変更するだけで実施することができる。
【0056】
図5に示すように、まとめ配線137は、端部を除き、エッチング溝35の側面の上部を通ることがなくなる。なお、図5では、まとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造となっている。必要に応じてまとめ配線137は、第1配線層のみもしくは第2配線層のみとしてもよい。
【0057】
これにより、エッチング溝35のエミッタ電極160の長手方向(図4および図5のX軸方向)沿った側面が順メサ形状を形成していなくても、導通不良のリスクを低減できる利点がある。
【0058】
従って、実施の形態2の半導体装置250Aのバイポーラ型基本トランジスタセル1は、順メサバイオーラ型基本トランジスタセル、または、逆メサバイポーラ型基本トランジスタセルのどちらでもよい。さらには、半導体基板10に平行な平面内で任意の方向に向いたバイポーラ型トランジスタセルであってもよい。
【0059】
この半導体装置250Aを用いると、同一の方向を向いた複数のバイポーラ型トランジスタセルを用いた半導体装置の半導体集積回路装置内でのレイアウトの自由度をさらに高め、半導体集積回路装置の面積低減を行うことができる。
【0060】
なお、図5に示す実施の形態では、コレクタ電極130のエミッタ電極160の長手方向に平行な部分(第1電極)同士を接続する第2電極として、まとめ配線137、およびコレクタ電極のY軸方向に延在する部分が、配置されているが、必要に応じ、まとめ配線137を配置しなくてもよい。
【0061】
2.半導体集積回路装置の実施形態
・実施の形態3
次に、上述した半導体装置250を用いた、半導体集積回路装置の詳細を以下に例示する。
図6は、実施の形態3で示す半導体集積回路装置の回路図である。3段のヘテロバイポーラトランジスタ(HBT)装置よりなるアンプ回路を2個含む。アンプ回路の一方は、動作周波数が0.9GHz付近のLoバンド用であり、他方は、動作周波数が1.8GHz付近のHiバンド用となっている。
【0062】
図7は、本発明にかかる半導体集積回路装置300の平面図を示す。半導体装置310には、Loバンド用の1段目のアンプと2段目のアンプをそれぞれ構成する複数のHBTと、Hiバンド用の1段目のアンプと2段目のアンプをそれぞれ構成する複数のHBTとが配置されている。
【0063】
3段アンプでは、Loバンド、Hiバンドとも1段目、2段目は流れる電流が小さく、使用されるHBTも1段目が1〜2個程度、2段目が6〜10個程度であり、従って、両バンドの1段目と2段目がこの半導体装置310に収納可能である。
【0064】
そして、3段目は流れる電力が大きく、Loバンド用では60個のHBTが必要であり、X方向340μm、Y方向700μmの半導体装置330に配置されている。48個のHBTが必要なHiバンド用の3段目は、X方向560μm、Y方向340μmの半導体装置320に配置されている。
【0065】
これ以外に半導体集積回路装置300には、受動素子1(記号350)と、受動素子2(記号360)と、半導体装置320用のコレクタパッド380と、半導体装置330用のコレクタパッド370が配置されているが、これらは、面積も小さくレイアウト上の制約となるものではない。
【0066】
図8は、半導体装置320に配置されたHBT(ヘテロバイポーラトランジスタセル)の詳細を示す上面図である。構成は、前述の半導体装置250と同じである。半導体装置320で使用するHBTは、順メサへテロバイポーラトランジスタセル1である。実施の形態3におけるHBT1は、HBTとして、標準的なサイズのひとつであるX=70μm、Y=40μmの寸法を有している。
【0067】
図のY方向には、間にVIAホール電極321を挟んで3個ずつの合計6個のHBT1が並んでいる。そしてコレクタ電流のまとめ配線137以外に、ベース電流のまとめ配線147と、エミッタ電流のまとめ配線167も配置され、それぞれ、ベース電極140とエミッタ電極160とに電気的に接続されている。
【0068】
図8の左から(X方向の近方から)1段目と2段目が同じVIAホール電極321を共通で使用している。1段目と2段目ともHBT1は順メサHBTであるが、2段目のHBT1は、1段目のHBT1に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0069】
このように横方向(X方向)には2つのHBT1が1組となり合計4組、すなわち8個のHBT1が並んでいる(図8ではその一部しか示していない)。これにより、48個のHBT1が配置されている。
【0070】
VIAホール電極321は、X=100μm、Y=100μmの寸法を有し、エミッタ取りまとめ配線167が接続されている。VIAホール電極321は、半導体集積回路装置300の裏面まで貫通した開口部を有し、裏面に全面形成されたAuめっきの配線に接続している。この結果、エミッタ電極160は全て半導体集積回路装置300の裏面のめっきと同電位になる。
【0071】
図9は、半導体装置330に配置されたHBTの詳細を示す上面図である。構成は、本発明に係る半導体装置250’と同じである。半導体装置330で使用するHBTは、逆メサへテロバイポーラトランジスタセル1’である。半導体装置330のHBT1’は、半導体装置320で使用するHBT1’とXとYの値が逆(面積は同じ)となるX=40μm、Y=70μmの寸法を有している。
【0072】
図のX方向には、間にVIAホール電極321を挟んで3個ずつの合計6個のHBT1’が並んでいる。そして半導体装置320と同様に、コレクタ電流のまとめ配線137以外に、ベース電流のまとめ配線147と、コレクタ電流のまとめ配線167とが配置されている。
【0073】
図9の上から(Y方向の遠方から)1段目と2段目が同じVIAホール電極321を共通で使用している。上から1段目と2段目ともHBT1’はどちらも逆メサHBTであるが、2段目のHBT1は、1段目のHBT1に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0074】
このように縦方向(Y方向)には2つのHBT1が1組となり合計5組、すなわち10個のHBT1’が並んでいる(図9ではその一部しか示していない)。これにより、半導体装置330には、60個の逆メサHBT1’が配置されている。
【0075】
図18は、比較のために、従来技術により、構成した半導体集積回路装置300’を示す。半導体集積回路装置300’では、逆メサ方向のHBT1’しか、配置できないため、順メサHBT1により構成される半導体装置320の代わりに、逆メサHBT1’により構成される半導体装置320’を用いる。なお、半導体集積回路装置300’は、半導体装置320’以外の部分は、半導体集積回路装置300と同じである。
【0076】
図19は、半導体装置320’の詳細を示す上面図である。図19のX方向には、間にVIAホール電極321を挟んで4個ずつの合計8個のHBT1’が並んでいる。
【0077】
図9の上から(Y方向の遠方から)1段目と2段目が同じVIAホール電極321を共通で使用している。上から1段目と2段目ともHBT1’は逆メサHBTであるが、2段目のHBT1’は、1段目のHBT1’に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0078】
このように縦方向(Y方向)には2つのHBT1が1組となり合計3組、すなわち6個のHBT1’が並んでいる(図19ではその一部しか示していない)。これにより、半導体装置320’には、48個の逆メサHBT1’が配置されている。
【0079】
この結果、半導体装置320’はX=420μm、Y=420μmの寸法を有しており、Y方向のサイズが半導体装置320より80μm大きい。この80μmの差は、そのまま半導体集積回路装置300と半導体集積回路装置300’のY方向の寸法の差となる。一方、半導体装置320’のX方向のサイズは半導体320より小さいが、図7と図18からわかるように、よりX方向のサイズの大きい半導体装置310があることから、この差は、半導体集積回路装置300’のX方向の寸法を減少させることにはならない。
【0080】
また、半導体装置320’では、VIAホール電極321をはさんでX方向に4個ずつHBT1’が配置されることから、VIAホール電極321から最も遠い4個目のHBT1’のエミッタの抵抗が高くなるという問題もある。
【0081】
そこでエミッタの抵抗を下げるために、半導体装置320’において、X方向のHBT1’を、VIAホール電極321をはさんでX方向に3個ずつの計6個とし、Y方向に2つのHBT1が1組となり合計4組、すなわち8個のHBT1’を並べて、48個のHBT1’を配置する方法も可能である。
【0082】
しかし、この方法では、半導体装置320’のY方向の寸法が560μmとなり、半導体装置320と比較して、220μmも大きくなってしまう。これは、半導体集積回路装置300’のY方向の寸法が、半導体集積回路装置300のそれより220μmも大きくなることを意味する。
【0083】
また、逆メサHBT1’を、図17に示す半導体装置260の引き出し配線135Bに溝外延在部を設けた順メサHBT1Bとすることが従来技術により可能である。この場合は、半導体装置320と同様にX方向に6個、Y方向に8個のバイポーラトランジスタ1Bが配置可能である。
【0084】
しかし、引き出し配線135Bに溝外延在部を設けたことにより、Y方向に、バイポーラトランジスタ1Bが1個当たり10μmの寸法増加となり、半導体装置320としては、X方向に60μmの寸法増加となってしまう。これは、そのまま、半導体集積回路装置300のY方向が60μm大きくなることを意味する。
【0085】
このように、順メサHBT1より構成された半導体装置320と逆メサHBT1’より構成された半導体装置330とを用いる、半導体集積回路装置300は、レイアウトの自由度が高く、素子面積を減少させることが可能となる。
【0086】
以上の実施の形態および添付の図で示す、バイポーラトランジスタは、サブコレクタ層、コレクタ層が下部に配置し、コレクタ層にエッチング溝を形成し、さらにコレクタ層より上に位置するベース層の上部にエミッタ層を備えた構成となっている。
【0087】
しかし、全体の構成の上下を逆にした、すなわち、サブエミッタ層とエミッタ層を下部に配置し、エミッタ層にエッチング溝を形成し、さらにエミッタ層より上に位置するベース層の上部にコレクタ層を設けた構成のトランジスタセルにも、本発明を適用することができる。従って、当然にこれらの構成のトランジスタセルを有する半導体装置および半導体集積回路装置も本発明の範囲に含まれる。
【図面の簡単な説明】
【0088】
【図1】本発明にかかる半導体装置250の上面図である。
【図2A】図1のIIA−IIA断面を示す断面図である。
【図2B】図1のIIB−IIB断面を示す断面図である。
【図3】本発明にかかるトランジスタセル1の製造工程を示す断面図である。
【図4】本発明にかかる半導体装置250Aの上面図である。
【図5】図4のV−V断面を示す断面図である。
【図6】本発明にかかる半導体集積回路装置300の回路図である。
【図7】本発明にかかる半導体集積回路装置300の平面図である。
【図8】本発明にかかる半導体集積回路装置300に用いる半導体装置320の上面図である。
【図9】本発明にかかる半導体集積回路装置300に用いる半導体装置330の上面図である。
【図10】従来の逆メサトランジスタセル1’の(a)平面図、および、(b)(a)のXb−Xb断面を示す断面図である。
【図11】従来の順メサトランジスタセル1’’の(a)平面図、および、(b)(a)のXIb−XIb断面を示す断面図である。
【図12】(a)半導体層の結晶方位[01−1]を示す平面図、(b)(a)のXIIb−XIIb断面を示す断面図、(c)半導体層の結晶方位[011]を示す平面図、および、(d)(c)のXIId−XIId断面を示す断面図である。
【図13】従来の半導体セル1’の断面図である。
【図14】従来の半導体装置250’の上面図である。
【図15】従来の半導体装置250’’の上面図である。
【図16】(a)図15のXVIa−XVIa断面を示す断面図、および、(b)図15のXVIb−XVIb断面を示す断面図である。
【図17】従来の半導体装置260を示す上面である。
【図18】従来の半導体集積回路装置300’を示す平面図である。
【図19】従来の半導体集積回路装置300’に用いる半導体装置320’の上面図である。
【符号の説明】
【0089】
1,1’,1’’,1B トランジスタセル、10 化合物半導体(GaAS)基板、20 サブコレクタ層、30 コレクタ層、35,35’,35’’ エッチング溝、40 ベース層、50 エミッタ層、60 上部エミッタ層、130 コレクタ電極、135,135’,135’’,135B 引き出し配線、137,137’、137’’ まとめ配線、140 ベース電極、160 エミッタ電極、200 保護絶縁膜、250,250’,250’’,250A,260 半導体装置、300,300’ 半導体集積回路装置、310、320,320’,330、350,360 受動素子、370,380 コレクタパッド
【技術分野】
【0001】
本発明は、複数のトランジスタセルにより構成される半導体装置、および、この半導体装置を含む半導体集積回路装置に関する。
【背景技術】
【0002】
図13は、従来のトランジスタセルの例として示す化合物半導体バイポーラトランジスタセル1’の断面図である。この従来のトランジスタセルは、以下のように製造される。まず、化合物半導体基板10に、サブコレクタ層20、コレクタ層30、ベース層40、エミッタ層50、および、上部エミッタ層60をエピタキシャル成長により形成する。そして、エミッタ層50、ベース層40等を所望の形状に加工した後、コレクタ層30を部分的にウエットエッチングし、サブコレクタ層20の表面を露出させるエッチング溝35’を形成し、このエッチング溝35’の内部にコレクタ電極130を形成する。
【0003】
このように、エッチング溝を形成してコレクタ電極を形成する場合には、後述するように、エッチングレートの結晶方位依存性を考慮してトランジスタセル構造を設計する必要がある。例えば、III−V属化合物半導体であるGaAsをウエットエッチングすると、図12(a)、(b)に示すように、ミラー指数で表される結晶方向[01−1](図12(a)、(b)の−X方向)に垂直なエッチング部の断面は、順メサ形状となる。一方、図12(c)、(d)に示すように、90°回転した方向のエッチング部の断面、すなわち結晶方向[011](図12(c)、(d)の−Y方向)に垂直な断面は、逆メサ構造となる。GaAsに代表される多くの化合物半導体は、結晶方位依存性があり、その断面形状がメサ形状および逆メサ形状になることが知られている。
【0004】
なお、本明細書ではミラー指数を表す際にマイナス符号「−」を例えば[−1−1−1]のように数字の前に記載しているが、このマイナス符号は、ミラー指数において本来数字の上に表記されるマイナス符号を意味する。
【0005】
この逆メサ面に引き出し配線を形成すると断線等が生じやすくなるので、逆メサ面の存在は、エッチング溝内に設けられたコレクタ電極またはエミッタ電極の引き出し配線の配置を制限する。そこで、従来のトランジスタセル1’は、例えば、図10に示すような構造となっていた。
【0006】
このトランジスタセル1’では、エッチング溝35’の両端面が順メサ形状(順メサ面)となっており、その順メサ面に引き出し配線135’が形成されている(図10(b))。なお、このトランジスタセル1’のエッチング溝35’の長手方向に垂直な断面は、逆メサ形状(長手方向に沿った側面が逆メサ面)となっているが(図13参照)、そこには引き出し配線が形成されていないので問題にはならない。
【0007】
しかしながら、このトランジスタセル1’を90°回転させたトランジスタセル1’’では、エッチング溝35’’の長手方向に垂直な断面は順メサ形状となるが、図11(b)に示すように、エッチング溝35’’の端面は逆メサ形状(逆メサ面)となる。
【0008】
したがって、トランジスタセル1’を90°回転させた図11(a)に示すトランジスタセル1’’では、この逆メサ面に引き出し配線135’’が形成されることになり、楔状に折れ曲がった部分でクラック等を生じて(図11(b)のC’部)、断線および電気抵抗増大等の導通不良を引き起こす場合がある。
【0009】
このため、図10(a)に示す従来のトランジスタセル1’では、エッチング溝の長手方向の端面が順メサ形状を為している必要があることから、エッチング溝の長手方向が1つの方向(順メサ方向(詳細は後述))に限定される。
【0010】
このように、従来のトランジスタセル1’では、エッチング溝が常に、一定の方向に形成される必要があることから、トランジスタセル(基本トランジスタセル)の向きも制限され、それらを集積した半導体集積回路装置のパターンレイアウトが制約され、高集積化が困難で小型化及び低コスト化を阻む要因となっていた。
【0011】
このような、問題に対処するために、例えば、非特許文献1には、コレクタ層のエッチング溝の長手方向の端面に生じる逆メサ部分を平坦化することが開示されている。このように平坦化工程を追加することにより、例えば、図10(a)に示すトランジスタセル1’であっても90°回転させて配置することが可能になる。
【非特許文献1】Bob Yeats et al. 2000 GaAsMANTECH 131-135 (2000)
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかし、非特許文献1の方法では、平坦化のために新たな工程を導入する必要があり、生産性の低下、および、コストの上昇等が問題となる。
【0013】
そこで、本発明は、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第1の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供することを第2の目的とする。
【課題を解決するための手段】
【0014】
本発明は、従来のトランジスタセル1’のエッチング溝の長手方向に直交する長手方向を有するエッチング溝を含みかつそのエッチング溝の順メサ面上にまとめ配線を形成することができる小型のトランジスタセル構造を提供し、上記目的を達成するものである。
すなわち、本発明に係る第1の半導体装置は、基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする。
【0015】
また、本発明に係る第2の半導体装置は、基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、隣接するトランジスタセル間の前記エッチング溝が、前記第1層に設けられた第2エッチング溝によって繋がっており、複数のトランジスタセル間の前記第1電極が、前記第2エッチング溝に設けられた第2電極によって接続されていることを特徴とする。
【発明の効果】
【0016】
本発明により、引き出し配線の設置が困難なことに起因し、トランジスタセルを配置するのが困難な、例えば、従来のトランジスタセルと90°の角度を為す方向のような、方向に、逆メサ部の平坦化等の新たな工程を伴わずに、トランジスタセルを配置した半導体装置の提供が可能となる。
したがって、本発明によれば、半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することができる。
また、本発明に係る半導体装置を用いることによりレイアウトの自由度が向上し、高集積化された小型で安価な半導体集積回路装置の提供が可能となる。
【発明を実施するための最良の形態】
【0017】
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語)を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
【0018】
1.半導体装置の実施形態
・実施の形態1
図3(a)〜(f)は、本発明に係るトランジスタセルの一例である実施の形態1のヘテロバイポーラトランジスタ一(HBT、Hetero Junction Bipolar Transistor)セル1の製造方法を示す断面図であり、図1はバイポーラトランジスタ1を含む半導体装置250の上面図であり、図2Aは、図1のIIA−IIA断面を、図2Bは、図1のIIB−IIB断面を示す。
【0019】
本実施の形態1のトランジスタセルでは、まず、コレクタ層に設けるエッチング溝の長手方向を、従来と異なる逆メサ方向(エッチング溝の長手方向の端面が逆メサ形状となる方向)としている。そして、エッチング溝の長手方向に沿った順メサ面となった側面に交差するように設けたまとめ配線によって複数のトランジスタセル間のコレクタ電極が接続されている。このようにして、従来通り、エッチング溝の長手方向の端部(逆メサ形状となった端面)に沿って引き出し配線を配置したときに生じる虞のある導通不良を防止している。
【0020】
すなわち、本実施の形態1では、エッチング溝とエッチング溝内に配置されるコレクタ電極をエミッタ電極より長く延在させる。そして、複数のトランジスタセル間のコレクタ電極を接続する、まとめ配線を、順メサ面であるエッチング溝の長手方向に沿った側面と交差させ、まとめ配線と第一電極の電気的接続をこの交差部にて確保する。この構造により、導通不良のリスクを大きく低減した半導体装置を提供できる。
【0021】
以下に、図面を用いて本発明にかかる実施の形態1の化合物半導体ヘテロバイポーラトランジスタ1の構成を詳細に説明する。
<実施の形態1のヘテロバイポーラトランジスタ1の製造工程>
GaAsの化合物半導体基板10の上に、順に、高濃度n型GaAsよりなる厚さ約0.5μmのサブコレクタ層20と、n型GaAsよりなる厚さ0.5μm〜1.5μmのコレクタ層30と、p型GaAsよりなる厚さ0.05μm〜0.15μmのベース層40と、n型InGaPよりなるエミッタ層50と、GaAsおよびInGaAsよりなるエミッタ上部層60を形成する。
【0022】
サブコレクタ層20はオーミック抵抗を下げ、コレクタ層30とともにコレクタとして機能する。また、エミッタ上部層60は、例えば、GaAs層、InxGa1−xAs層およびIn0.5Ga0.5As層からなる積層構造であっても良い。
【0023】
そして、エミッタ電極160を、例えばWSiにより形成し、エミッタ上部層60のうちエミッタ電極160に覆われていない部分をエミッタ層50の表面が露出するまで、エッチングする(図3(a)の状態)。なお、エミッタ電極160およびその下部に位置するエミッタ上部層60の主面は、図1より判るように、図中のX軸に平行な方向に延在した長方形の形状を有している。
【0024】
次にバイポーラトランジスタ1の周囲の絶縁を確保するように原子分離注入領域100を設けた後(図3(b))、ベース電極140をベース層40に接するように形成(図3(c))する。ベース電極140は、好ましくは、Au、Ti、Ptの積層構造よりなる。
【0025】
さらに、ベース半導体層40およびコレクタ層30の上部0.1〜0.4μm程度をエッチングし、ベース・コレクタ接合部(ベースメサ)領域を形成する(図3(d))。
【0026】
そして、コレクタ層30を例えばウエットエッチングにより、サブコレクタ領域20までエッチングし、エッチング溝35を形成した後に、好ましくは、Au、Ni、AuGeの積層膜よりなるコレクタ電極(第一電極)130を、エッチング溝35の底部にリフトオフ法により形成する(図3(e))。
【0027】
エミッタ電極160およびエミッタ上部層60同様に、X軸方向に延在するコレクタ電極130を収容できるように、エッチング溝35は、X軸方向に延在した直方体形状となっている。エッチング溝35は、延在方向に垂直な断面(図1および図3中のY−Z面に平行な面)が順メサ形状(図3(e)参照)であり、X軸の延在方向に沿った側面が順メサ面になっている。また、エッチング溝35は、延在方向に平行で、かつ、コレクタ層30の主面に垂直な断面(図1および図3中のX−Z面に平行な面)の形状が逆メサ形状(図2A参照)となっている。
【0028】
本発明では、エッチング溝35の延在する方向(長手方向(図1および図3のX軸方向))をGaAsよりなるコレクタ層30の結晶方向[01−1]と平行にし、エッチング溝35の延在方向に垂直で、かつ、コレクタ層30の主面に平行な方向(図1および図3中のY軸方向)をコレクタ層30の結晶方向[011]と平行にすることで、このような、エッチング溝35の断面形状を得ている。
【0029】
そして、保護絶縁膜200を形成し、さらに例えば厚さ1μm〜2μmの第1配線層からなる引き出し配線135をリストオフ法により形成し、トランジスタセル1を得る(図3(f)参照)。なお隣り合うコレクタ電極上の保護絶縁膜200の開口部200Bは1つの大きな開口にまとめる(図1参照)。
【0030】
この後、図2Aないし図2Bにあるように、さらに第2保護絶縁膜210を形成し、第2配線層137’を形成する。まとめ配線137は、本例では2重の配線となっており、第1配線の配線137’とその上部の第2配線の配線137’’とからなっている。
【0031】
ところで、本明細書では、図10(a)(b)に示すように、エッチング溝35’が延在する方向(長手方向)の端面が順メサ構造を為す場合、このエッチング溝が延在する方向を順メサ方向という。
【0032】
このような順メサ方向に延在するエッチング溝35’を有し、かつ、エッチング溝35’の長手方向に垂直な断面が逆メサ形状であるトランジスタ(トランジスタセル)を逆メサトランジスタ(逆メサトランジスタセル)という。また、このエッチング溝が延在する方向を順メサ方向という。
【0033】
一方、図1、図2Aに示すように、エッチング溝35が延在する方向(長手方向)の端面が逆メサ構造を為す場合、このエッチング溝が延在する方向を逆メサ方向という。
【0034】
このような逆メサ方向に延在するエッチング溝35を有し、かつ、エッチング溝35の長手方向に垂直な断面が順メサ形状であるトランジスタ(トランジスタセル)を順メサトランジスタ(順メサトランジスタセル)という。
【0035】
また、順メサ方向、および、逆メサ方向の結晶方位は、半導体の種類により異なる。
【0036】
次に、複数のバイポーラ基本トランジスタセル1を同じ方向にならべて形成する半導体装置250の詳細について示す。理解を容易にするために、複数の逆メサバイポーラ基本トランジスタセル1’を複数含む従来の半導体装置250’と、半導体250’と同様の構成を、順メサバイポーラトランジスタを用いて形成した半導体装置250’’を説明する。
【0037】
図14は、同じ方向を向いた逆メサバイポーラ基本トランジスタセル1’を3つ有する半導体装置250’の上面図である。それぞれの基本トランジスタセル1’の2つのエッチング溝35’(図14では不図示。図10(b)および図13参照)は、コレクタ層の〔011〕方向と平行に、すなわち、順メサ方向に延在している。このためコレクタ電極130の上から順メサ形状をなすエッチング溝35’の長手方向の端面を通り、エッチング溝の外に至る引き出し配線135’は断線等の導通不良のリスクは少ない。
【0038】
隣接するトランジスタセル1’間の引き出し配線135’を互いに電気的に接続する目的で、エッチング溝35’が延在する方向に垂直な方向に延在する、まとめ配線137が設けられている。まとめ配線137は、上からみて図10の基本トランジスタセル1’の引き出し配線135’のうち、エッチング溝35’より外にある部分(図14でX軸に平行な部分)と接触するように配置されている。
【0039】
なお、まとめ配線137は、引き出し配線135’と同一の第1配線層を延長してまとめ配線137’単独で形成してもよい。また必要に応じ大電流を流せるように第2の配線層をまとめ配線137’ ’としてまとめ配線137’の上部に重ねても良い。第1配線層および、第2配線層はそれぞれ例えばAu、Tiの積層膜からなり、リフトオフ等により形成される。
【0040】
これにより、まとめ配線137を流れるコレクタ電流は、矢印Dに沿って引き出し配線135’を介し、コレクタ電極130に達する。しかし、半導体装置250’では、逆メサバイポーラ型トランジスタセルしか使用できず、従って、全ての基本トランジスタの向きは同じ方向、または、主面上で180°回転した方向(レイアウト上は実施的に同じ方向)を向いている。
【0041】
図15は、同じ方向を向いた順メサバイポーラ基本トランジスタセル1’’を3つ有する半導体装置250’’の上面図である。この図15に示す半導体装置250’’は、コレクタ電極130とまとめ配線137を図14と同様なパターンにして構成したものである。図16(a)と図16(b)には、それぞれ、図15のXVIa−XVIa断面と、XVIb−XVIb断面とを示す。それぞれの基本トランジスタセル1’’の2つのエッチング溝35’’(図16(a)参照)は、コレクタ層30の〔01−1〕方向と平行に、すなわち、逆メサ方向に延在している。
【0042】
このため、図16(a)に示すように、コレクタ電極130の上から、エッチング溝の延在する方向の端面(逆メサ形状を為している)に沿って、エッチング溝35’’の外に至る引き出し配線135’は、矢印Gで示す部分で楔形状に折れ曲がり、断線等の導通不良を生じるリスクを内在している。従って、図15の矢印Eに沿って、まとめ配線137から、引き出し配線135’’を介し、コレクタ電極130に安定してコレクタ電流を流すことは困難であり、このようなまとめ配線構造はとることができないことがわかる。なお、図16(a)に示すまとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造の例となっている。
【0043】
この不具合を解決するために、図17に示す半導体装置260が従来用いられている。半導体260装置のトランジスタセル1Bでは、コレクタ電極130から、順メサ形状を形成している、エッチング溝35’’の長手方向に沿った側壁に沿って(図17のY方向)、引き出し配線135Bをエッチング溝35’’の外まで引き出す。そして、引き出し配線と接続するように、引き出し配線135Bには、エッチング溝35’’(コレクタ電極130)に平行(図17のX方向)に延在する溝外延在部が設けられている。
【0044】
半導体装置260では、通電不良の不具合を生じずに、コレクタ電流を、まとめ配線137から、矢印Fと矢印Hに沿って、引き出し配線135Bを介し、コレクタ電極130に流すことができる。
【0045】
しかし、引き出し配線135Bの溝外延在部は通常5〜10μmの幅(図17のY軸方向)を必要とし、この幅の分だけ、バイポーラ型基本トランジスタセル1B間の間隔が広くなる。このことは、逆メサバイポーラトランジスタを使用する場合に比べ、必要な面積が増大することを意味し、レイアウト面積を低減した半導体集積回路装置を提供するという本発明の目的と反する。
【0046】
次に、本発明の実施の形態1にかかる半導体装置250の詳細を説明する。
トランジスタセル1’’と同じく、トランジスタセル1のエッチング溝35の延在方向(X方向)に垂直な断面(Y−Z面)の断面形状は順メサ形状となっている。
【0047】
しかしながら、基本トランジスタセル1は、基本トランジスタセル1’’と異なり、エッチング溝35およびコレクタ電極130が、まとめ配線137の下部まで延在している(図2Aと図16(a)を参照)。このようにエッチング溝35およびコレクタ電流を延在することは、従来の工程の中で実施可能である。
【0048】
これにより、図2Aに示す断面(エッチング溝35の延在方向に平行で、かつ、コレクタ層30の主面に垂直な面)において、エッチング溝35の延在方向の逆メサ形状をなす端面のうち、右側(図2AのX方向側)の端面は、まとめ配線137より右側(図2Aで示した範囲よりさらに右側(X方向))に位置する。
【0049】
まとめ配線137は、エッチング溝35が延在する方向に垂直な方向に延在している。このため、まとめ配線137が延在する方向(図1の−Y方向)については、図2Bに示すように、エッチング溝35の長手方向に沿った側面は順メサ形状(順メサ面)を形成している。まとめ配線137および引き出し配線135は、この順メサ面を交差し、コレクタ電極130を接続されていることから、半導体装置250では、断線等による導通不良の発生を抑制できる。
【0050】
なお、図2Bでは、まとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造の例となっている。まとめ配線137は、は第1配線層からなる引き出し配線135を介してコレクタ電極と接続されている。まとめ配線137は、まとめ配線137’とまとめ配線137’’を重ねた構造となっているのでまとめ配線137が延在する方向への電流容量が増加する利点がある。しかし、まとめ配線137は、第2配線層からなるまとめ配線137’’を設けずに、第1配線層のまとめ配線137’のみでもよい。
【0051】
従って、半導体装置250は、この順メサバイポーラトランジスタセル1を用いることで、順メサバイポーラトランジスタを用いても従来の逆メサバイポーラトランジスタを用いる半導体装置250’同様の低い導通不良のリスクと、同様の少ない面積を得ることができる。
【0052】
これにより、1つの基板上に形成される1つの半導体集積回路装置内に、逆メサバイポーラトランジスタを用いる半導体装置250’と順メサバイポーラトランジスタ用いる半導体装置250の両方を用いることで、90°向きの違うバイポーラトランジスタが同時に使用可能となる。すなわち、半導体集積回路装置において、半導体装置のレイアウトの自由度が向上し、より低面積の半導体集積回路装置を得ることを可能にする。
【0053】
・実施の形態2
図4は、本発明の実施の形態2に係る半導体装置250Aの上面図である。図5は、図4のV−V断面を示す。なお、図4のIIa−IIa断面は、図1に示す実施の形態1にかかる半導体装置250のIIa−IIa断面(図2A)と同じである。
【0054】
半導体装置250Aでは、半導体装置250と異なり、エッチング溝35およびコレクタ電極130は、それぞれ第1エッチング溝および第1電極として溝内エミッタ電極160の長手方向(図4では、X軸方向)に延在するだけでなく、まとめ配線137の下部において、まとめ配線137と平行な方向(図4および図5では、Y軸方向)に、第2エッチング溝および第2電極として延在している。コレクタ電極上の保護絶縁膜200の開口部200Cはまとめ配線137などとの導通を取り易くするために、1つの大きな開口にまとめてもよい(図4参照)。
【0055】
このようにエッチング溝35およびコレクタ電極130を延在させることは、従来の工程において、エッチング溝35のエッチングおよびコレクタ電極130のリフトオフを行う範囲を変更するだけで実施することができる。
【0056】
図5に示すように、まとめ配線137は、端部を除き、エッチング溝35の側面の上部を通ることがなくなる。なお、図5では、まとめ配線137は、第1配線層のまとめ配線137’の上部に第2配線層からなるまとめ配線137’’を重ねた構造となっている。必要に応じてまとめ配線137は、第1配線層のみもしくは第2配線層のみとしてもよい。
【0057】
これにより、エッチング溝35のエミッタ電極160の長手方向(図4および図5のX軸方向)沿った側面が順メサ形状を形成していなくても、導通不良のリスクを低減できる利点がある。
【0058】
従って、実施の形態2の半導体装置250Aのバイポーラ型基本トランジスタセル1は、順メサバイオーラ型基本トランジスタセル、または、逆メサバイポーラ型基本トランジスタセルのどちらでもよい。さらには、半導体基板10に平行な平面内で任意の方向に向いたバイポーラ型トランジスタセルであってもよい。
【0059】
この半導体装置250Aを用いると、同一の方向を向いた複数のバイポーラ型トランジスタセルを用いた半導体装置の半導体集積回路装置内でのレイアウトの自由度をさらに高め、半導体集積回路装置の面積低減を行うことができる。
【0060】
なお、図5に示す実施の形態では、コレクタ電極130のエミッタ電極160の長手方向に平行な部分(第1電極)同士を接続する第2電極として、まとめ配線137、およびコレクタ電極のY軸方向に延在する部分が、配置されているが、必要に応じ、まとめ配線137を配置しなくてもよい。
【0061】
2.半導体集積回路装置の実施形態
・実施の形態3
次に、上述した半導体装置250を用いた、半導体集積回路装置の詳細を以下に例示する。
図6は、実施の形態3で示す半導体集積回路装置の回路図である。3段のヘテロバイポーラトランジスタ(HBT)装置よりなるアンプ回路を2個含む。アンプ回路の一方は、動作周波数が0.9GHz付近のLoバンド用であり、他方は、動作周波数が1.8GHz付近のHiバンド用となっている。
【0062】
図7は、本発明にかかる半導体集積回路装置300の平面図を示す。半導体装置310には、Loバンド用の1段目のアンプと2段目のアンプをそれぞれ構成する複数のHBTと、Hiバンド用の1段目のアンプと2段目のアンプをそれぞれ構成する複数のHBTとが配置されている。
【0063】
3段アンプでは、Loバンド、Hiバンドとも1段目、2段目は流れる電流が小さく、使用されるHBTも1段目が1〜2個程度、2段目が6〜10個程度であり、従って、両バンドの1段目と2段目がこの半導体装置310に収納可能である。
【0064】
そして、3段目は流れる電力が大きく、Loバンド用では60個のHBTが必要であり、X方向340μm、Y方向700μmの半導体装置330に配置されている。48個のHBTが必要なHiバンド用の3段目は、X方向560μm、Y方向340μmの半導体装置320に配置されている。
【0065】
これ以外に半導体集積回路装置300には、受動素子1(記号350)と、受動素子2(記号360)と、半導体装置320用のコレクタパッド380と、半導体装置330用のコレクタパッド370が配置されているが、これらは、面積も小さくレイアウト上の制約となるものではない。
【0066】
図8は、半導体装置320に配置されたHBT(ヘテロバイポーラトランジスタセル)の詳細を示す上面図である。構成は、前述の半導体装置250と同じである。半導体装置320で使用するHBTは、順メサへテロバイポーラトランジスタセル1である。実施の形態3におけるHBT1は、HBTとして、標準的なサイズのひとつであるX=70μm、Y=40μmの寸法を有している。
【0067】
図のY方向には、間にVIAホール電極321を挟んで3個ずつの合計6個のHBT1が並んでいる。そしてコレクタ電流のまとめ配線137以外に、ベース電流のまとめ配線147と、エミッタ電流のまとめ配線167も配置され、それぞれ、ベース電極140とエミッタ電極160とに電気的に接続されている。
【0068】
図8の左から(X方向の近方から)1段目と2段目が同じVIAホール電極321を共通で使用している。1段目と2段目ともHBT1は順メサHBTであるが、2段目のHBT1は、1段目のHBT1に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0069】
このように横方向(X方向)には2つのHBT1が1組となり合計4組、すなわち8個のHBT1が並んでいる(図8ではその一部しか示していない)。これにより、48個のHBT1が配置されている。
【0070】
VIAホール電極321は、X=100μm、Y=100μmの寸法を有し、エミッタ取りまとめ配線167が接続されている。VIAホール電極321は、半導体集積回路装置300の裏面まで貫通した開口部を有し、裏面に全面形成されたAuめっきの配線に接続している。この結果、エミッタ電極160は全て半導体集積回路装置300の裏面のめっきと同電位になる。
【0071】
図9は、半導体装置330に配置されたHBTの詳細を示す上面図である。構成は、本発明に係る半導体装置250’と同じである。半導体装置330で使用するHBTは、逆メサへテロバイポーラトランジスタセル1’である。半導体装置330のHBT1’は、半導体装置320で使用するHBT1’とXとYの値が逆(面積は同じ)となるX=40μm、Y=70μmの寸法を有している。
【0072】
図のX方向には、間にVIAホール電極321を挟んで3個ずつの合計6個のHBT1’が並んでいる。そして半導体装置320と同様に、コレクタ電流のまとめ配線137以外に、ベース電流のまとめ配線147と、コレクタ電流のまとめ配線167とが配置されている。
【0073】
図9の上から(Y方向の遠方から)1段目と2段目が同じVIAホール電極321を共通で使用している。上から1段目と2段目ともHBT1’はどちらも逆メサHBTであるが、2段目のHBT1は、1段目のHBT1に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0074】
このように縦方向(Y方向)には2つのHBT1が1組となり合計5組、すなわち10個のHBT1’が並んでいる(図9ではその一部しか示していない)。これにより、半導体装置330には、60個の逆メサHBT1’が配置されている。
【0075】
図18は、比較のために、従来技術により、構成した半導体集積回路装置300’を示す。半導体集積回路装置300’では、逆メサ方向のHBT1’しか、配置できないため、順メサHBT1により構成される半導体装置320の代わりに、逆メサHBT1’により構成される半導体装置320’を用いる。なお、半導体集積回路装置300’は、半導体装置320’以外の部分は、半導体集積回路装置300と同じである。
【0076】
図19は、半導体装置320’の詳細を示す上面図である。図19のX方向には、間にVIAホール電極321を挟んで4個ずつの合計8個のHBT1’が並んでいる。
【0077】
図9の上から(Y方向の遠方から)1段目と2段目が同じVIAホール電極321を共通で使用している。上から1段目と2段目ともHBT1’は逆メサHBTであるが、2段目のHBT1’は、1段目のHBT1’に対し、180°回転した配置となっており、お互いのベース電流のまとめ配線147が近接している。
【0078】
このように縦方向(Y方向)には2つのHBT1が1組となり合計3組、すなわち6個のHBT1’が並んでいる(図19ではその一部しか示していない)。これにより、半導体装置320’には、48個の逆メサHBT1’が配置されている。
【0079】
この結果、半導体装置320’はX=420μm、Y=420μmの寸法を有しており、Y方向のサイズが半導体装置320より80μm大きい。この80μmの差は、そのまま半導体集積回路装置300と半導体集積回路装置300’のY方向の寸法の差となる。一方、半導体装置320’のX方向のサイズは半導体320より小さいが、図7と図18からわかるように、よりX方向のサイズの大きい半導体装置310があることから、この差は、半導体集積回路装置300’のX方向の寸法を減少させることにはならない。
【0080】
また、半導体装置320’では、VIAホール電極321をはさんでX方向に4個ずつHBT1’が配置されることから、VIAホール電極321から最も遠い4個目のHBT1’のエミッタの抵抗が高くなるという問題もある。
【0081】
そこでエミッタの抵抗を下げるために、半導体装置320’において、X方向のHBT1’を、VIAホール電極321をはさんでX方向に3個ずつの計6個とし、Y方向に2つのHBT1が1組となり合計4組、すなわち8個のHBT1’を並べて、48個のHBT1’を配置する方法も可能である。
【0082】
しかし、この方法では、半導体装置320’のY方向の寸法が560μmとなり、半導体装置320と比較して、220μmも大きくなってしまう。これは、半導体集積回路装置300’のY方向の寸法が、半導体集積回路装置300のそれより220μmも大きくなることを意味する。
【0083】
また、逆メサHBT1’を、図17に示す半導体装置260の引き出し配線135Bに溝外延在部を設けた順メサHBT1Bとすることが従来技術により可能である。この場合は、半導体装置320と同様にX方向に6個、Y方向に8個のバイポーラトランジスタ1Bが配置可能である。
【0084】
しかし、引き出し配線135Bに溝外延在部を設けたことにより、Y方向に、バイポーラトランジスタ1Bが1個当たり10μmの寸法増加となり、半導体装置320としては、X方向に60μmの寸法増加となってしまう。これは、そのまま、半導体集積回路装置300のY方向が60μm大きくなることを意味する。
【0085】
このように、順メサHBT1より構成された半導体装置320と逆メサHBT1’より構成された半導体装置330とを用いる、半導体集積回路装置300は、レイアウトの自由度が高く、素子面積を減少させることが可能となる。
【0086】
以上の実施の形態および添付の図で示す、バイポーラトランジスタは、サブコレクタ層、コレクタ層が下部に配置し、コレクタ層にエッチング溝を形成し、さらにコレクタ層より上に位置するベース層の上部にエミッタ層を備えた構成となっている。
【0087】
しかし、全体の構成の上下を逆にした、すなわち、サブエミッタ層とエミッタ層を下部に配置し、エミッタ層にエッチング溝を形成し、さらにエミッタ層より上に位置するベース層の上部にコレクタ層を設けた構成のトランジスタセルにも、本発明を適用することができる。従って、当然にこれらの構成のトランジスタセルを有する半導体装置および半導体集積回路装置も本発明の範囲に含まれる。
【図面の簡単な説明】
【0088】
【図1】本発明にかかる半導体装置250の上面図である。
【図2A】図1のIIA−IIA断面を示す断面図である。
【図2B】図1のIIB−IIB断面を示す断面図である。
【図3】本発明にかかるトランジスタセル1の製造工程を示す断面図である。
【図4】本発明にかかる半導体装置250Aの上面図である。
【図5】図4のV−V断面を示す断面図である。
【図6】本発明にかかる半導体集積回路装置300の回路図である。
【図7】本発明にかかる半導体集積回路装置300の平面図である。
【図8】本発明にかかる半導体集積回路装置300に用いる半導体装置320の上面図である。
【図9】本発明にかかる半導体集積回路装置300に用いる半導体装置330の上面図である。
【図10】従来の逆メサトランジスタセル1’の(a)平面図、および、(b)(a)のXb−Xb断面を示す断面図である。
【図11】従来の順メサトランジスタセル1’’の(a)平面図、および、(b)(a)のXIb−XIb断面を示す断面図である。
【図12】(a)半導体層の結晶方位[01−1]を示す平面図、(b)(a)のXIIb−XIIb断面を示す断面図、(c)半導体層の結晶方位[011]を示す平面図、および、(d)(c)のXIId−XIId断面を示す断面図である。
【図13】従来の半導体セル1’の断面図である。
【図14】従来の半導体装置250’の上面図である。
【図15】従来の半導体装置250’’の上面図である。
【図16】(a)図15のXVIa−XVIa断面を示す断面図、および、(b)図15のXVIb−XVIb断面を示す断面図である。
【図17】従来の半導体装置260を示す上面である。
【図18】従来の半導体集積回路装置300’を示す平面図である。
【図19】従来の半導体集積回路装置300’に用いる半導体装置320’の上面図である。
【符号の説明】
【0089】
1,1’,1’’,1B トランジスタセル、10 化合物半導体(GaAS)基板、20 サブコレクタ層、30 コレクタ層、35,35’,35’’ エッチング溝、40 ベース層、50 エミッタ層、60 上部エミッタ層、130 コレクタ電極、135,135’,135’’,135B 引き出し配線、137,137’、137’’ まとめ配線、140 ベース電極、160 エミッタ電極、200 保護絶縁膜、250,250’,250’’,250A,260 半導体装置、300,300’ 半導体集積回路装置、310、320,320’,330、350,360 受動素子、370,380 コレクタパッド
【特許請求の範囲】
【請求項1】
基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、
前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする半導体装置。
【請求項2】
基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、
隣接するトランジスタセル間の前記エッチング溝が、前記第1層に設けられた第2エッチング溝によって繋がっており、複数のトランジスタセル間の前記第1電極が、前記第2エッチング溝に設けられた第2電極によって接続されていることを特徴とする半導体装置。
【請求項3】
前記基板、第1層、ベース層、及び、第2層の少なくとも1層が化合物半導体よりなることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記第1層が、GaAsよりなる層であり、前記エッチング溝の長手方向が、前記第1層の[01−1]方向に平行な方向であることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記第1層がコレクタ層とサブコレクタ層からなり、前記エッチング溝が前記コレクタ層を貫通し、前記第1の電極が前記サブコレクタ層と接触していることを特徴とする請求項1〜4のいずれかに記載の半導体層。
【請求項6】
請求項1〜5のいずれかに記載の半導体装置を第1半導体装置とし、該第1半導体装置のトランジスタセルと同じ基板の上に形成され、前記第1半導体装置のトランジスタセルのエッチング溝に対し、基板に平行な平面で略90°回転したエッチング溝を備えた複数の第2トランジスタセルを有する第2半導体装置を含むことを特徴とする半導体集積回路装置。
【請求項1】
基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、
前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第1電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続されることを特徴とする半導体装置。
【請求項2】
基板上に、それぞれ第1層、ベース層、及び、第2層を順に有し、前記第1層、及び、前記第2層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第1層に接続される第1電極が、前記第1層に形成されたエッチング溝に形成された半導体装置において、
隣接するトランジスタセル間の前記エッチング溝が、前記第1層に設けられた第2エッチング溝によって繋がっており、複数のトランジスタセル間の前記第1電極が、前記第2エッチング溝に設けられた第2電極によって接続されていることを特徴とする半導体装置。
【請求項3】
前記基板、第1層、ベース層、及び、第2層の少なくとも1層が化合物半導体よりなることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記第1層が、GaAsよりなる層であり、前記エッチング溝の長手方向が、前記第1層の[01−1]方向に平行な方向であることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記第1層がコレクタ層とサブコレクタ層からなり、前記エッチング溝が前記コレクタ層を貫通し、前記第1の電極が前記サブコレクタ層と接触していることを特徴とする請求項1〜4のいずれかに記載の半導体層。
【請求項6】
請求項1〜5のいずれかに記載の半導体装置を第1半導体装置とし、該第1半導体装置のトランジスタセルと同じ基板の上に形成され、前記第1半導体装置のトランジスタセルのエッチング溝に対し、基板に平行な平面で略90°回転したエッチング溝を備えた複数の第2トランジスタセルを有する第2半導体装置を含むことを特徴とする半導体集積回路装置。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2009−88194(P2009−88194A)
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願番号】特願2007−255317(P2007−255317)
【出願日】平成19年9月28日(2007.9.28)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年4月23日(2009.4.23)
【国際特許分類】
【出願日】平成19年9月28日(2007.9.28)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]