【課題】主面をｍ面とするIII 族窒化物半導体で構成されたＨＦＥＴにおいて、正のしきい値電圧を高めること。
【解決手段】ＨＦＥＴ１００は、凹凸加工されたａ面サファイア基板１０１上に、ｍ面を主面とするＧａＮからなるバッファ層１０２、ノンドープのＧａＮからなるチャネル層１０３、ノンドープのＡｌＧａＮからなる障壁層１０４、酸素ドープのｎ−ＡｌＧａＮからなるキャリア供給層１０５を有している。キャリア供給層１０５は２つの領域に分離して形成されている。キャリア供給層１０５は、障壁層１０４上に選択的に再成長させて形成した層である。ゲート電極１０９にバイアスを印加しない状態では、ゲート電極１０９直下に２ＤＥＧが形成されないため、正のしきい値電圧を高めることができる。 （もっと読む）

【課題】動作速度を高速化できる ＳｉＣ ＭＩＳＦＥＴで構成された論理ゲート回路デバイスを得る。
【解決手段】ｎチャネルエンハンスメント型ＳｉＣ ＭＩＳＦＥＴ(２２)と、ｎチャネルデプリーション型ＳｉＣ ＭＩＳＦＥＴ(２２、２２ｂ)とでインバータ、ＮＡＮＤ/ＮＯＲ論理ゲート回路を構成する。 （もっと読む）

【課題】対称配置される回路の特性バラツキを低減する。
【解決手段】固体撮像装置７０では、中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路が、画素領域２０の下端側に並列配置される複数の増幅回路に対して対称配置される。増幅回路はゲート長寸法が同一で並列配置される第１及び第２のフィンガーを有するトランジスタから構成される。第２のフィンガーのチャネル長方向は、第１のフィンガーのチャネル方向の逆方向である。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。 （もっと読む）

【課題】ＩＣチップの基板が薄くなった箇所を検出する装置を提供する。
【解決手段】ＩＣチップの基板が薄くなった箇所を検出する装置は、基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、ブリッジの第１の対向する抵抗の組は、第１の方向に向いており、ブリッジの第２の対向する抵抗の組は、第２の方向に向いており、第１及び第２の方向は、基板が薄くなった箇所がブリッジの不均衡値を変化させる方向である。 （もっと読む）

【課題】キャパシタ構造において、電極間を流れる電流を抑制しつつ電極間の絶縁層を極限まで薄層化する。
【解決手段】ゲート電極Ｓｉ層１０と対向する電極としてのチャネルＳｉ層３０との間に所望の電圧を印加した際に、少なくともどちらか一方の電極物質でキャリアが存在しうるエネルギー範囲に存在する両電極物質の全エネルギーバンドについて、少なくとも片方の電極の該当エネルギーバンドの一部に関して、対向して配置した面の面方向の運動量の一致するエネルギーバンドがもう一方の電極の同一エネルギーのエネルギーバンドに存在しないように接合面及び接合面に垂直な軸に関する相対的回転角度を選択することで、電極間のキャリアの透過を抑制する。本発明のキャパシタ構造では、面方向の運動量が一致しないエネルギーバンドが存在するため、このエネルギーバンドが関与するキャリアの透過による電流を抑制することができる。 （もっと読む）

【課題】 誘電体キャパシタを構成する電極として好適に用いることができる新規な金属薄膜およびその製造方法を提供する。
【解決手段】 本発明の金属薄膜は、
所与の基体の上方に設けられた面心立方型結晶構造を有する金属の薄膜であって、
前記薄膜は、（１１１）面が優先配向し、かつ、その表面には、前記基体の表面と平行ではない（１００）面が表出している。また。本発明の金属薄膜において、前記面心立方型結晶構造を有する金属は、Ｐｔ、ＩｒおよびＲｕの群から選ばれる少なくとも１つを含むことができる。 （もっと読む）

【課題】ＥＳＤダメージが低いＥＳＤパワーレベルで発生するＦｉｎＦＥＴ集積回路において、ＥＳＤから回路デバイスを保護することができる電子回路を提供する。
【解決手段】電子回路４００’は、静電放電現象から保護される少なくとも１つの電界効果トランジスタと、少なくとも１つの保護される電界効果トランジスタ４００ａとを含む。保護電界効果トランジスタ４００ｂは、保護される電界効果トランジスタ４００ａの結晶方位とは異なった結晶方位を含む。 （もっと読む）

【課題】ＥＳＤ保護素子としてＭＩＳトランジスタを備えた半導体装置において、ＭＩＳトランジスタの面積の増大を招くことなく、ＭＩＳトランジスタ内の動作均一性を高める。
【解決手段】半導体基板１０に形成されたＭＩＳトランジスタを備えた半導体装置であって、ＭＩＳトランジスタは、半導体基板１０に形成されたドレイン拡散層１５と、半導体基板１０上にチャネル幅方向に沿って互いに間隔を空けて配置され、ドレイン拡散層１５をチャネル幅方向に沿って互いに分割する複数の分割体１４と、半導体基板１０上に分割体１４を覆うように形成され、ドレイン拡散層１５のチャネル幅方向に応力を生じさせる応力膜１７とを備えている。 （もっと読む）

【課題】炭化珪素半導体装置の、半導体基板と酸化膜との界面近傍における界面準位密度を低減して、チャネル移動度を向上させることのできる炭化珪素半導体装置とその製造方法とを提供すること。
【解決手段】炭化珪素の半導体基板１の表面にシリコン酸化膜を主成分とする酸化物層を形成する工程を含む炭化珪素半導体装置の製造方法において、酸化物層の、炭化珪素エピタキシャル層２と対向しない一方の主表面をＩＩＩ族元素を含有するガスに加熱雰囲気中で曝露して、酸化物層にＩＩＩ族原子を含有させる。そして、酸化物層と半導体基板１との界面近傍に拡散させたＩＩＩ族原子により界面準位を終端させ、炭化珪素半導体装置のチャネル移動度を向上させる。 （もっと読む）

【課題】（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供する。
【解決手段】（０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜中に１Ｅ１９／cm³から１Ｅ２０／cm³の範囲の水素あるいは水酸基（ＯＨ）を含む。或いは、ゲート絶縁膜と半導体領域の界面に１Ｅ２０／cm³から１Ｅ２２／cm³の範囲の水素あるいは水酸基（ＯＨ）が存在する。 （もっと読む）

【課題】 半導体パッケージの封止樹脂から半導体チップに対して応力がかかっても、特性値のシフトが少ない半導体装置を提供する。
【解決手段】 半導体チップの一辺に対し垂直方向のチャネルを形成するＭＯＳトランジスタと水平方向のチャネルを形成するＭＯＳトランジスタを組み合わせることで、応力に起因する特性値変動を相殺し、特性値のシフトが少ない半導体装置とする。 （もっと読む）

【課題】複数のチップ領域の電気的特性を検査する工程を含む半導体装置の製造技術において、製造歩留まりを向上させる。
【解決手段】ウェハの主面に配列した複数のチップ領域の中から、基準チップ領域を選定し（工程１０１）、その後、複数のチップ領域に複数の半導体素子および配線を形成する工程１０２および工程１０３の際に、基準チップ領域における最上の配線である基準導体膜を、そのパターン形状が、他の複数のチップ領域における最上の配線のパターン形状と異なるようにして形成し、その後、基準チップ領域の位置を半導体基板上の基準アドレスとして特定し（工程１０４）、その基準アドレスをもとに他の複数のチップ領域にそれぞれアドレスを決め（工程１０５）、電気的特性を順に検査し（工程１０６）、複数のチップ領域を選別する（工程１０６）。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）

【課題】ＭＯＳトランジスタを有する半導体装置であって、エリアパッド下のＭＯＳトランジスタの特性変動を抑制することが可能な半導体装置を提供する。
【解決手段】ＭＯＳトランジスタとエリアパッドを有する半導体装置１０であって、結晶方位面＜１１０＞を表面とするシリコンを材料とする半導体チップ１１と、ソース領域、ゲート領域及びドレイン領域がシリコンの結晶方位＜１１０＞の方向に並び、半導体チップ１１内に形成される複数のＭＯＳトランジスタ１２と、半導体チップ１１上のエリアパッドとして２次元状に形成された複数の接合用電極パッド１３と、複数の接合用電極パッド１３それぞれの上に形成された接合用バンプ１４とを備え、複数の接合用電極パッド１３は、その中心点が結晶方位＜１１０＞の方向に対して斜めの方向に並ぶことを特徴とする。 （もっと読む）

【課題】本発明は、応力が加わっても、出力変動を防止でき、高精度の特性を保つことができるＭＯＳトランジスタ及びこれを用いたＭＯＳトランジスタ回路を提供することを目的とする。
【解決手段】ゲートの両側にソースとドレインが平行に延在して配置された複数の同一形状のトランジスタセルＭ１〜Ｍｎ、Ｎ１〜Ｎｎを有するＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ３ａ、Ｔｒ４、Ｔｒ４ａであって、
前記複数の同一形状のトランジスタセルは、同一方向に配置された第１の組に属する複数のトランジスタセルＭ１、Ｍ３、Ｍ１１、Ｍ１３、Ｍｎ−１、Ｎ１、Ｎ３、Ｎ１１、Ｎ１３、Ｎｎ−１と、同一方向に配置された第２の組に属する複数のトランジスタセルＭ２、Ｍ４、Ｍ１２、Ｍ１４、Ｍｎ、Ｎ２、Ｎ４、Ｎ１２、Ｎ１４、Ｎｎとを有し、
前記第１の組に属するトランジスタセルと、前記第２の組に属するトランジスタセルは同数であって、配置方向が異なる。 （もっと読む）

【課題】 シリコン基板同一チップ上の半導体素子各々の特性を改善、または特性を損なう事なく、効率よく微細化を行う。
【解決手段】 各素子毎に三つ以上の異なるシリコン面方位を適用させる事で、各素子に要求される、少なくとも面方位が影響する特性を最良なものに決定づける。 （もっと読む）

集積回路（１０）は、集積回路の視覚的に識別できない特徴の方向性を表示するために集積回路の一部として形成される、視覚的に識別できるインジケーター（１２８、１３０、１３２、又は１３４）を含んでいる。
（もっと読む）