【課題】ホールド電圧が高いエミッタ・ベース短絡型の保護素子が設けられた半導体装置を提供する。
【解決手段】半導体装置１は、基板１０と、前記基板上に形成された第１導電形の半導体層１１と、前記基板と前記半導体層との間に形成された第１導電形の埋込層１３と、前記半導体層上に形成された第２導電形のウェル１４と、前記半導体層上であって、前記ウェルから離隔し、前記埋込層の直上域に形成された第１導電形の第１コンタクト層１５と、前記ウェル上に形成された第２導電形の第２コンタクト層１６と、前記ウェル上であって、前記第１コンタクト層と前記第２コンタクト層との間に形成された第１導電形の第３コンタクト層１７と、前記埋込層と前記第１コンタクト層との間に形成され、前記第１コンタクト層に接した第１導電形のディープ層１８と、を備える。 （もっと読む）

【課題】バイポーラトランジスタの形成領域において半導体層の下部に絶縁層を有する基板が用いられた半導体装置において、バイポーラトランジスタの電流増幅率を向上させる。
【解決手段】バイポーラトランジスタは、半導体層１ｃに形成されたコレクタ５、ベース７、エミッタ９、ベース用高濃度オーミック拡散層１１及びコレクタ用高濃度オーミック拡散層１３、並びに半導体層１ｃ上に形成されたゲート絶縁膜１５及びゲート電極１７を備えている。ベース７は、絶縁層１ｂに達する深さで形成され、上方から見てゲート電極１７と一部重複して形成され、ゲート電極１７下でコレクタ５に隣接して形成されている。ベース７は、ベース７側のゲート電極１７の端部からコレクタ５側に向かってＰ型不純物濃度が低くなる濃度傾斜をもっている。 （もっと読む）

【課題】半導体ウエハに厚みばらつきがある前提で、コストアップをすることなく高品質の半導体素子を提供すること。
【解決手段】第１導電型の活性層の下に第１導電型の埋込拡散層を有する半導体基板を準備するステップと、活性層と埋込拡散層の総厚を測定し、測定した総厚から前記活性層の厚さを求めるステップと、活性層に、埋込拡散層との間で電流が流れる第１導電型のコレクタ領域をイオン注入によって形成するステップと、活性層に、埋込拡散層との間で電流が流れる第２導電型のベース領域をイオン注入によって形成するステップと、ベース領域内に、ベース領域との間で電流が流れる第１導電型のエミッタ領域をイオン注入によって形成するステップとを備え、ベース領域を形成するステップは、活性層の厚さに応じてイオン加速エネルギーを変化させるステップであることを特徴とする。 （もっと読む）

【課題】ＧａＡｓＳｂ系の化合物半導体のベース層を有するＩｎＰ系ＨＢＴにおいて、高周波特性を犠牲にすることなく、さらにオフ耐圧を向上させる。
【解決手段】ＩｎＰからなる基板１０１の上に形成された第１コレクタ層１０２と、この上に形成された第２コレクタ層１０３と、この上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層１０４と、この上に形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層１０５とを少なくとも備える。第２コレクタ層１０３は、第１コレクタ層１０２およびベース層１０４に接した状態で、ベース層１０４の伝導帯端のエネルギー準位よりも低く、第１コレクタ層１０２の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層１０４の価電子帯端のエネルギー準位よりも低い価電子帯端のエネルギー準位を有したものとなっている。 （もっと読む）

【課題】本発明は、数桁のレベルで変化する電流を、複雑な回路を使わないで一定の増幅率で増幅することを課題とする。
【解決手段】本発明ではこの課題を解決するために、第1導電形の第1半導体領域と、該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、該第2表面で該第2半導体領域と接して設けられた第1導電形の第3半導体領域とを有する半導体デバイスにおいて、該第2半導体と接して該第3半導体領域を離間して囲む該第2半導体領域より高不純物濃度の
第4半導体領域を更に設ける。 （もっと読む）

【課題】表面欠陥の発生を低減できて積層欠陥の発生を抑制でき、オン電圧ドリフトを抑制できるＳｉＣバイポーラ半導体素子を提供する。
【解決手段】このＳｉＣ ｐｉｎダイオード２０は、六方晶構造の炭化珪素半導体で作製され、メサ状の半導体層３１が六角柱形状で６つの側面(メサ面)３１Ａをすべて{０ｍ−ｍ０}面(ｍ,ｎは整数)とした。これにより、メサ面３１Ａに対する〈１１−２０〉方向のバーガーズベクトルＢＶ１,ＢＶ２の角度θ１,θ２(図４)が、{１１−２０}面の素子表面(メサ面)に対するバーガーズベクトルＢＶ１０１,ＢＶ１０２の角度θ１０１,θ１０２(図１２)に比べて小さくなると共に表面欠陥が発生するのに必要なバーガーズベクトルＢＶ１,ＢＶ２の長さが長くなる。これにより、メサ面３１Ａに表面欠陥ＳＤが入り難くなり、メサ状の半導体層３１の各メサ面３１Ａでの表面欠陥を低減できて、積層欠陥の発生を抑制できる。 （もっと読む）

【課題】 放熱性を改善したバイポーラトランジスタを有する半導体装置を提供することにある。
【解決手段】 複数のバイポーラトランジスタＱｕが配列される半導体装置であって、エミッタ配線Ｌ３は幅広部と細長部とを有し、細長部におけるバイポーラトランジスタ素子数が、幅広部が配置された配列の外縁に沿う方向に配列されたバイポーラトランジスタ素子数よりも少なくなるように配置する。
【効果】エミッタ配線の寄生抵抗によるエミッタ−ベース間電圧ばらつきを低減する。 （もっと読む）

【課題】バイポーラトランジスタにおいてオフ耐圧及び破壊電流量の双方を高くする。
【解決手段】第２のベース領域１１６は、ディープウェル１１２の表層に形成されており、平面視において第１のベース領域１１４とシンカー１１０との間に位置している。そして第２のベース領域１１６は、第１のベース領域１１４に接続しており、第１のベース領域１１６よりも不純物濃度が高く、かつ第１のベース領域１１６よりも深さが浅い。埋込層１０８は、半導体層１０６に形成され、上面がディープウェル１１２及びシンカー１１０に接しており、ディープウェル１１２よりも不純物濃度が高い。 （もっと読む）

【課題】ｂｅｔａの高いラテラル・バイポーラトランジスタを有する半導体装置を提供する。
【解決手段】ラテラル・バイポーラトランジスタとＣＭＯＳトランジスタが混載された半導体装置で、ラテラル・バイポーラトランジスタは、素子分離領域２０に開口したオープン領域と、オープン領域１９上のポリシリコン膜３２と、ポリシリコン膜３２から活性領域１２側面へ不純物拡散したエミッタ拡散層３９と、素子分離領域２０上のダミー・ゲート・ポリシリコン膜５０と、活性領域１２上のコレクタ拡散層領域３７、ベース拡散層領域２７と、コレクタ電極１０１、ベース電極１０２、エミッタ電極１０３と、活性領域１２及び前記ポリシリコン膜３２上のシリサイド領域４２とを備え、活性領域１２上の非シリサイド領域が、ベース拡散層領域２７とコレクタ拡散層領域３７の間の境界領域と、活性領域１２と素子分離領域２０の間の境界領域を含むことを特徴とする。 （もっと読む）

【課題】半導体デバイスにおいて耐圧を高めること。
【解決手段】n型のシリコン基板１と、シリコン基板１の表層に形成されたp型のベース領域２と、ベース領域２の上方に形成され、シリコンよりもバンドギャップが広い半導体材料を含むn型のコレクタ層７ａとを有する半導体デバイスによる。 （もっと読む）

【課題】MOSプロセスへの導入が容易で、エミッタ−ベース間のリーク電流（電界強度）を低減し、ノイズやサージ電圧の影響を受けにくい高性能な半導体装置とその製造方法の提供。
【解決手段】導電膜をマスクとして、２回のイオン注入を行ってエミッタを形成する。第２エミッタ領域１１１ｂは、低濃度の不純物イオン注入によって形成し、第１エミッタ領域１１１ａは、高濃度の不純物イオン注入によって形成する。その結果、エミッタの周縁部に低濃度の第２エミッタ領域が形成され、電界が緩和され、リーク電流が低減する。また、導電膜とエミッタ電極１１６とが接続され、ノイズの影響を受けにくくなる。 （もっと読む）

【課題】層厚さが厚くてもＳｉＣ結晶中にある炭素空孔を低減できるＳｉＣ結晶成長層の製造方法を提供する。
【解決手段】ＳｉＣ結晶成長層としてのドリフト層２３を成長させる工程内に、シリコン原料ガスであるシランと炭素原料ガスであるプロパンのうちのプロパンのみを結晶成長表面に供給する第２の期間を設けている。このことで、結晶成長表面の炭素の過飽和度を上げ、成長途中の表面に過剰な格子間炭素を発生させる。これにより、成長後のＳｉＣ結晶成長層としてのドリフト層２３の表面から離れている比較的深い箇所での炭素空孔を減少させることができる。 （もっと読む）

エミッタ領域（５０）と、ベース領域（４０）と、コレクタ領域（２０）と、ベース領域（４０）から離間し、それを囲む、保護領域（２００）とを備える、バイポーラトランジスタ。保護領域（２００）は、ベース領域（４０）を形成するために使用される同一ドーピングマスクを使用して形成することができ、動作中には、空乏層を展開する役割を果たすことができる。また、本発明は、上記バイポーラトランジスタを製造する方法であって、エミッタ領域と、ベース領域と、コレクタ領域とを形成することと、該ベース領域を囲む保護領域を形成することとを含む、方法も提供する。
（もっと読む）

【課題】バイポーラの高耐圧縦型ＰＮＰプロセスをベースにして、寄生ＰＮＰトランジスタに起因する漏洩電流の発生しない高耐圧ＩＧＢＴを形成する。
【手段】Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。また、Ｎ＋型埋め込み層３の端部と一体となり、前記Ｐ型半導体基板１上に形成されたＮ型エピタキシャル層５の表面まで延在し、コレクタ電極１５と電気的に接続されたＮ＋型導電層７を形成する。 （もっと読む）

【課題】形成する素子に要求される素子間耐圧や素子内部耐圧に応じたディープトレンチ膜を有する半導体装置を提供する。
【解決手段】Ｐ型のシリコン基板１１上に、Ｎ＋型埋め込み層１２と、Ｎ型半導体層１３と、が積層された基板１０と、基板１０にＮ＋型埋め込み層１２の形成位置よりも深く形成され、基板１０内の素子形成領域内を区画するディープトレンチ２０と、ディープトレンチ２０の内壁に沿って形成される側壁酸化膜２３，２４と、ディープトレンチ２０内を埋めるＴＥＯＳ膜を含むディープトレンチ膜２６と、ディープトレンチ膜２６で区画される素子形成領域に形成されるＬＤＭＯＳと、を備え、ディープトレンチ２０は、Ｎ＋型埋め込み層１２の上面よりも浅い位置の境界深さまでの第１のディープトレンチ２１と、境界深さから底部までの第１のディープトレンチ２１よりも小さい開口径を有する第２のディープトレンチ２２によって構成される。 （もっと読む）

電流増幅型トランジスタ素子には、エミッタ電極とコレクタ電極との間に、有機半導体層が２層とシート状のベース電極とが設けられている。一方の有機半導体層は、エミッタ電極とベース電極との間に設けられた、ｐ型有機半導体層とｎ型有機半導体層とのダイオード構造を有する。前記電流増幅型トランジスタ素子と、その中に形成された有機ＥＬ発光素子部とを含む電流増幅型発光トランジスタ素子も開示されている。
（もっと読む）

【課題】バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることを抑制する。
【解決手段】ベース領域１５０は、ウェル１１０内に形成されている。エミッタ領域１７０はベース領域１５０の中に形成され、ベース領域１５０より浅い。コレクタ領域１４０はウェル１１０内に形成され、ベース領域１５０の外側に位置している。第１埋込領域１８０は、少なくとも一部がベース領域１５０の中に位置しており、ベース領域１５０よりも不純物濃度が高い。そして第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置している。また第１埋込領域１８０は、エミッタ領域１７０の縁のうち少なくとも一辺と重なっており、かつエミッタ領域１７０の全面には重なっていない。 （もっと読む）

第１のコレクター、第１のエミッタ、及び第１のベースを有する第１の広バンドギャップバイポーラ接合トランジスタ（ＢＪＴ）と、第１の広バンドギャップＢＪＴのベースに電流を供給するように構成されたソース領域を有する広バンドギャップＭＯＳＦＥＴと、第１のコレクターに電気的に接続された第２のコレクター、第１のエミッタに電気的に接続された第２のエミッタ、及び第１のベースに電気的に接続された第２のベースを有する第２の広バンドギャップＢＪＴとを含む高パワー広バンドギャップＭＯＳＦＥＴゲートバイポーラ接合トランジスタ（ＭＧＴ）を提供する。 （もっと読む）

パッケージ化電力電子デバイスが、ベース、コレクタ、及びエミッタ端子を有するワイドバンドギャップ・バイポーラ・ドライバ・トランジスタ（１１２）と、ベース、コレクタ、及びエミッタ端子を有するワイドバンドギャップ・バイポーラ出力トランジスタ（１１６）とを含む。出力トランジスタのコレクタ端子は、ドライバ・トランジスタのコレクタ端子に結合され、出力トランジスタのベース端子は、ドライバ・トランジスタのエミッタ端子に結合され、ダーリントン対をもたらす。平面図における出力トランジスタの面積は、ドライバ・トランジスタの面積より少なくとも３倍大きい。例えば、出力トランジスタのドライバ・トランジスタに対する面積比は、約３：１から約５：１までの間とすることができる。関連するデバイス及び製造方法についても説明される。 （もっと読む）

【課題】コレクタ層に用いる材料のバンドギャップを大きくし、コレクタ層の膜厚・キャリア濃度を変更せずに高耐圧化を図ることができるヘテロ接合バイポーラトランジスタを提供する。
【解決手段】半絶縁性化合物半導体基板上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層が順次形成されてなるヘテロ接合バイポーラトランジスタにおいて、前記エミッタ層はＩｎＧａＰからなり、前記コレクタ層はＡｌ_xＧａ_(1-x)Ａｓ（０≦ｘ≦１）からなり、さらに前記コレクタ層は、前記サブコレクタ層側から前記ベース層側へｘが大きくなるグレーデッド層と、前記グレーデッド層上に形成されるｘが一定の定混晶比層とを有するものである。 （もっと読む）