【課題】パターン形成不良が発生することを抑制する。
【解決手段】まず、Ｎ型コレクタとなる基板１１０上に、第１開口部（不図示）を有するシリコン酸化膜１２０を形成する。次いで、シリコン酸化膜１２０及び第１開口部に露出した基板１１０の表面上に第１絶縁膜を形成する。次いで、第１絶縁膜をエッチバックすることにより、シリコン酸化膜１２０の第１開口部における側壁のみに、第１絶縁膜を残存させて、側壁部を形成する。次いで、シリコン酸化膜１２０等の上に、ベース引出部１４４となるポリシリコン膜を形成する。次いで、ポリシリコン膜上に、第２開口部（不図示）を有する第２絶縁膜を形成する。次いで、第２絶縁膜をマスクとして、ポリシリコン膜のうち、第２開口部により露出している部分を酸化してシリコン酸化膜に変化させる。次いで、シリコン酸化膜に変化させた部分を選択的に除去する。次いで、側壁部と第２絶縁膜を選択的に除去する。 （もっと読む）

【課題】バイポーラトランジスタの動作速度を高速化できるようにした半導体装置の製造方法を提供する。
【解決手段】単結晶Ｓｉ基板１に設けられたｎ型のコレクタ層２０と、コレクタ層２０の表面の周辺部上に設けられたＳｉＯ₂膜２１と、ＳｉＯ₂膜２１を覆ってコレクタ層２０の表面の中央部に接合するｐ型のベース層３０と、を有し、ベース層３０は、コレクタ層２０の表面の中央部上に設けられた単結晶ＳｉＧｅ膜３１ａと、ＳｉＯ₂膜２１を覆うように単結晶ＳｉＧｅ膜２１上に積層された単結晶Ｓｉ膜３５ａとを含む。ベース層３０とコレクタ層２０との接合領域６０がコレクタ層２０の表面の中央部に限定されるため、接合面積を小さくすることができ、ベース層とコレクタ層との間の容量Ｃ_BCを低減することができる。 （もっと読む）

【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）

【課題】エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。 （もっと読む）

【課題】寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。
【解決手段】半導体層３に形成されたコレクタ層３ａの表面および裏面にストレス印加層５を形成し、ストレス印加層５を介して埋め込み絶縁層６上に配置されたベース層９をコレクタ層３ａの側壁に選択的に形成し、ベース層９の側壁を絶縁膜１０から露出させる開口部１２を形成し、開口部１２を介してベース層９の側壁に接続されたエミッタ層１３ａを埋め込み絶縁層６上に形成する。 （もっと読む）

【課題】 偶発的に生成される層を異方性エッチングすることにより、エッチングを行う時間によるエッチングのばらつきを改善し、かつ任意の層を異方性エッチングで一定量エッチングすることにより、回り込みエッチングの制御性の向上を図ることを実現する。
【解決手段】 第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。 （もっと読む）

【課題】ベース引き出し用電極とベース領域との接続抵抗を低抵抗化できる技術の提供。
【解決手段】半導体基板上に、第１導電型のコレクタ領域、第１絶縁膜、第２導電型を有するベース引き出し用電極、及び第２絶縁膜をこの順で設け、第２絶縁膜及びベース引き出し用電極の一部をエッチングして、第１絶縁膜の表面を露出させ、開口部の側壁に、成長防止用絶縁膜を形成する。露出した第１絶縁膜をエッチングして、前記コレクタ領域の表面を露出させる。露出したコレクタ領域上に、ベース領域を選択エピタキシャル成長により形成する。ベース領域形成工程の後、前記成長防止用絶縁膜を除去する。その後、開口部の側壁に、第２導電型の不純物が高濃度でドープされた低抵抗化用側壁を形成する。低抵抗化用側壁を被覆するように絶縁性の分離膜を形成し、エミッタ層を、開口部の底部でベース領域と接する様に、開口部に埋めこむエミッタ層形成工程と、を具備する。 （もっと読む）

【課題】コレクタ層、ベース層、エミッタ層およびエミッタコンタクト層となるべき各半導膜を含む半導体多層膜を成長した後に、炭素添加ベース層の正孔濃度を増加できるバイポーラトランジスタの製造方法を提供する。
【解決手段】ＯＭＶＰＥ装置内のサセプタＳに基板２を載置し、基板２上にサブコレクタ膜３０、コレクタ膜５０、およびベース膜６０をエピタキシャル成長する。ベース膜６０に炭素が添加される。次に、基板２を温度Ｔに維持し、エミッタ膜７０およびエミッタコンタクト膜８０を成長する。次いで、原料ガスの供給を停止し基板２を温度Ｔ_Aに維持する。ここで、Ｔ＜Ｔ_A≦６００℃といった関係が成り立つ。これにより、ベース膜６０内の水素原子が気相中へと脱離し、同膜６０内の炭素原子の活性化率が向上する。 （もっと読む）

本発明は、バイポーラ半導体素子、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法に関する。本発明の方法は、下記のステップ、すなわち、半導体基板（１）上に第１の導電型（ｐ）の第１の半導体エリア（３２，３４）を形成するステップと、前記半導体エリア（３２，３４）上に前記第１の導電型（ｐ^＋）の接続エリア（４０）を形成するステップと、前記接続エリア（４０）上に第１の絶縁エリア（３５”）を形成するステップと、前記半導体エリア（３２，３４）の少なくとも一部を露出するために、前記第１の絶縁エリア（３５”）および接続エリア（４０）内にウィンドウ（Ｆ）を形成するステップと、前記接続領域（４０）を絶縁するために、前記ウィンドウ（Ｆ）内に側壁スペーサ（８０）を形成するステップと、前記側壁スペーサ（８０）および前記周囲の第１の絶縁エリア（３５”）の一部をカバーするために、第２の導電型（ｎ^＋）の第２の半導体エリア（６０）を形成するステップと、前記接続エリア（４０）と前記第２の半導体エリア（６０）との間にギャップ（ＬＳ）を形成するために、前記周囲の第１の絶縁エリア（３５”）および前記側壁スペーサ（８０）を除去するステップと、第２の絶縁エリア（１００）により前記ギャップ（ＬＳ）を封止し、一方、前記封止したギャップ（ＬＳ）内に気体雰囲気または真空雰囲気を導入するステップとを含む方法。
（もっと読む）

【課題】 ヘテロ接合型バイポーラトランジスタにおいて、ベース面積ないしはベース・コレクタメサ面積の縮小化を図って高速性を高めることができるようにする。
【解決手段】 ベースメサないしはベース・コレクタメサ４の上面に、ベース電極とエミッタメサとが平面的に配置形成されて、エミッタメサ７上のエミッタ電極８の周縁部８ｅとベースメサないしはベース・コレクタメサ４の周縁部４ｅを自己整合する構成とする。 （もっと読む）

【課題】 半導体層間の接合の端面におけるリーク電流を抑え、かつ、水分の侵入や放熱不足の問題を解消できるパッシベーション膜を備えたヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にメサ構造に加工した半導体層２〜６を形成する。エミッタメサおよびベース・コレクタメサの端部に凹部１１および１２を形成し、これらの凹部にそれぞれ絶縁性有機膜１３および１４を形成して、エミッタ層５の端面とベース層４との界面、およびベース層４とコレクタ層３との界面を絶縁性有機膜で被覆する。さらに、半導体層２〜６を被覆する緻密な無機パッシベーション膜１５を、例えばプラズマＣＶＤ法による窒化シリコン膜によって形成し、開口部に電極７〜９を形成する。ＨＢＴ１０では、接合の端面が絶縁性有機膜１３および１４によって被覆されているので、接合部にプラズマダメージが生じることはない。 （もっと読む）

本発明はバイポーラトランジスタを形成する方法に関するものであり、この方法は次の工程を含む。すなわち、この方法は、第１導電型（ｎ）のコレクタ領域（２５）を含む半導体基板（１）を設ける工程であって、このコレクタ領域が基板に埋め込まれ、かつコレクタ領域の上面が露出する構成の工程と、単結晶ベース領域（３０；３２；１２０）を設ける工程と、第２導電型（ｐ）のベース接続領域（４０；１６０）をベース領域（３０；３２；３４；１２０，１３０）の上に設ける工程と、絶縁領域（３５；３５’’；１７０）をベース接続領域（４０；１６０）の上に設ける工程と、開口（Ｆ）を絶縁領域（３５；３５’’；１７０）及びベース接続領域（４０；１６０）に形成してベース領域（３０；３２；３４；１２０，１３０）を少なくとも一部露出させる工程と、絶縁サイドウォールスペーサ（５５’；８０；１８０）を開口に設けてベース接続領域（４０；１６０）を絶縁する工程と、単結晶エミッタ層（６０ａ）がベース領域（３０；３２；３４；１２０，１３０）の上に、そして多結晶エミッタ層（６０ａ）が絶縁領域（３５；３５’’；１７０）及びサイドウォールスペーサ（５５’；８０；１８０）の上に形成される構成のエミッタ層（６０ａ，６０ｂ）を異なる構造に成長させてパターニングする工程と、そして熱処理工程を実施する工程と、を含む。
（もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）

【課題】 バイポーラトランジスタの高速動作を可能にする。
【解決手段】 半導体基板２に設けられた第１導電型のコレクタ領域と、コレクタ領域上に設けられた第２導電型のエピタキシャル層を含む第２導電型のベース層１６と、ベース層の表面領域に設けられた第１導電型のエミッタ領域２８と、半導体基板上にベース層の側面を覆うように設けられベース層と同層であってかつベース層の膜厚の２乃至６倍の膜厚を有するベース引き出し電極２０と、を備えている。 （もっと読む）

バイポーラトランジスタ及びその製造方法に関する。第１のエピタキシャル層（２３）上への第２の、より高濃度にドープされたエピタキシャル層の成長によって、外部ベース領域（４０）が形成される。第２のエピタキシャル層は上にあるポリシリコンエミッタ台座（２８）の下まで広がり、かつ、この台座（２８）から絶縁される。
（もっと読む）

【課題】 オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を提供する。
【解決手段】 コレクタ層とベース層が同じエッチング液でエッチングされる材質で形成されている場合において、■基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を積層する工程。
■エミッタ電極及びベース電極を形成しコレクタ層を露出させる工程。
■ベース層の下部を除くコレクタ層の厚さの１／２程度の厚さまでエッチングにより除去し途中でエッチングをストップさせる工程。
■エミッタ電極及びベース電極を含むコレクタ上の所定領域を覆ってマスキングを施す工程。
■ベース電極とサブコレクタ層とに挟まれた部分を含むコレクタ層をサイドエッチングして所望の空隙を形成する工程。
を含んでいる。 （もっと読む）

【課題】 高周波特性の優れた半導体装置を提供する。
【解決手段】 コレクタ層１０と、コレクタ層１０上に形成された真性ベース層２０と、真性ベース層２０の一部と接触するようにして形成された外部ベース層３０と、真性ベース層３０上に形成されたエミッタ層４０と、エミッタ層４０上に形成されたエミッタ引出し部４２とを備え、外部ベース層３０が含有する第２導電型不純物の濃度は、外部ベース層３０のうちのエミッタ引出し部４２に近い領域３６よりも、真性ベース層２０の一部と接触している領域３２の方が高いことを特徴とする、半導体装置１００である。 （もっと読む）