バイポーラトランジスタおよびその製造方法
【課題】エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ＩｎＰ系の化合物半導体を用いたヘテロ接合バイポーラトランジスタ(ＨＢＴ)は、高速かつ低消費電力動作に優れた半導体素子であり、光通信システム向けの電子回路(ＩＣ)への応用が期待されている。このＨＢＴにおいても、他の半導体素子と同様、実用化に最も重要な課題は信頼性の確保である。特に、ＩｎＰ系ＨＢＴの場合、長期間の通電による電流利得劣化が問題となっている。この電流利得劣化は、エミッタの領域からこの周囲のベース（外部ベース）層の表面に流れる表面再結合電流が原因である。ＩｎＰ系ＨＢＴにおける電流利得劣化の問題は、上述した外部ベース層表面に流れる表面再結合電流の抑制が重要となる。外部ベース層表面の再結合電流を抑制する手段として、外部ベース層の上をＩｎＰエミッタ層で被覆する構造（レッジ構造）が提案されている（非特許文献１参照）。
【０００３】
ここで、上述したレッジ構造を備えるＨＢＴについて説明する。このＨＢＴは、図１０に示すように、まず、半絶縁性のＩｎＰからなる基板１００１の上に、ＩｎＰからなるサブコレクタ層１００２，ＩｎＧａＡｓからなるコレクタ層１００３、ｐ+−ＩｎＧａＡｓからなるベース層１００４、ｉ−ＩｎＰからなるエミッタ層１００５、およびｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１００６を備える。
【０００４】
また、エミッタコンタクト層１００６の上には、タングステンからなるＷ電極１００７，金からなるＡｕ電極１００８，およびタングステンからなるＷ電極１００９が積層されている。Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９によりエミッタ電極が構成されている。また、これらのエミッタ電極およびエミッタコンタクト層１００６により、エミッタメサが構成されている。
【０００５】
また、コレクタ層１００３の周囲のサブコレクタ層１００２の上には、コレクタ電極１０１０が形成され、上述したエミッタメサの周囲のベース層１００４の上には、エミッタメサより離間してベース電極１０１１が形成されている。ここで、ベース層１００４の上のエミッタメサ部分とベース電極１０１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１００５を延長して、レッジ構造部１００５ａを形成している。
【０００６】
なお、エミッタメサの部分の側面およびレッジ構造部１００５ａの表面には、これらを被覆するように、ＳｉＮからなる絶縁層１０１２が形成され、素子を埋めるように層間絶縁層１０１３が形成され、また、層間絶縁層１０１３の上には、Ｗ電極１００９に接続する配線１０１４が形成されている。
【０００７】
上述したＨＢＴのエミッタメサ部，レッジ構造部１００５ａ，および各電極などの作製では、例えば、まず、タングステン層，金層，タングステン層を順次に堆積して形成した後、これらを公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９を形成する。この後、Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９をマスクとして、既に形成されているｎ+−ＩｎＧａＡｓの層を選択的にエッチングすることで、エミッタコンタクト層１００６が形成され、エミッタメサが構成される。
【０００８】
次に、ＳｉＮを堆積してＳｉＮ膜を形成し、この上に、エミッタ層１００５およびレッジ構造部１００５ａを形成するためのマスクパターンを用いた選択的なエッチングにより、ＳｉＮ膜およびこの下層のｉ−ＩｎＰの層をパターニングすることで、エミッタ層１００５，レッジ構造部１００５ａ，エミッタメサ，および絶縁層１０１２の部分が形成される。
【０００９】
次に、マスクパターンを除去した後、リフト・オフ法によりベース電極１０１１を形成し、この後、ＩｎＧａＡｓの層およびｐ+−ＩｎＧａＡｓの層をパターニングしてコレクタ層１００３，ベース層１００４（ベース・コレクタメサ）を形成し、コレクタ電極１０１０を形成し、層間絶縁層１０１３を形成する。層間絶縁層１０１３は、例えば、よく知られた有機樹脂を塗布して形成した塗布膜を、加熱して硬化させることで形成できる。
【００１０】
このＨＢＴによれば、エミッタ層１００５の空乏化に伴い外部ベースの上のレッジ構造部１００５ａも空乏化されるため、エミッタメサから外部ベース層表面に流れる再結合電流が抑制される。この結果、電流利得劣化が緩和され、デバイス寿命が増加することが期待されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】N. Kashio, et al. ,"0.25-μm-Emitter InP HBTs with a Passivation Ledge Structure", Extended Abstracts of the 2009 International Conference on Solid State Devices and Materials, J-4-3, pp.948-949, 2009.
【非特許文献２】Y. MATSUOKA, et al. ,"On the Emitter Resistance of High-Performance GaAs- and InP-Based Heterojunction Bipolar Transistors", Japanese Journal of Applied Physics, Vol.47, No.6, pp.4441-4447, 2008.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、ＨＢＴの動作速度向上には、素子の薄層化により電子走行時間を短縮するとともに、素子の微細化により、素子薄層化に伴う寄生容量の増加を抑制することが重要となる。例えば、５００ＧＨｚ以上の電流利得遮断周波数の実現には、コレクタ層を７５ｎｍに薄層化し、エミッタメサ部の幅（いわゆるエミッタ幅）およびベース電極幅を０．２５μｍに微細化し、ベース・コレクタ容量を低減する必要がある。
【００１３】
ここで、上述したような各層は、例えば、波長３６５ｎｍの紫外線（ｉ線）を露光の光源としたステッパ（ｉ線ステッパ）を用いたフォトリソグラフィーでマスクパターンを形成し、このマスクパターンを用いたドライエッチングにより形成されている。一般的に、ｉ線ステッパを使用してポジレジストからマスクパターンを形成する場合、残しパターンであれば、露光量の調整により幅０．２５μｍまでの微細パターンが形成できる。しかしながら、リフトオフ法などに用いられる抜きパターンの場合は、露光量を調整しても０．３５μｍ以下のパターン形成は難しい。
【００１４】
図１０を用いて説明したＨＢＴでは、エミッタメサ形成において、残しパターンを用いるので、０．２５μｍ幅のパターン形成は可能である。しかしながら、ベース電極は、抜きパターンを用いたリフト・オフ法により形成するため、ベース電極幅を０．３５μｍ以下とすることが容易ではない。このため、上記構造のＨＢＴでは、ベース・コレクタ容量の低減が容易ではなく、高周波特性を向上させることが容易ではない。
【００１５】
また、上記ＨＢＴでは、レッジ構造部とベース電極との間隔が決めて狭いので、ベース電極形成のためのマスクパターンの形成で露光装置の位置合わせがずれ、レッジ構造部にベース電極が接触して形成される可能性がある。このように、レッジ構造部にベース電極が接して形成されると、エミッタ・ベース間のリーク電流が増大し、電流利得を劣化させ、素子の歩留まりを大きく低下させる恐れがある。
【００１６】
また、ベース電極幅については、より微細なパターンの形成に優れた電子ビーム描画により、０．２５μｍ幅のベース電極パターンを形成する方法もある。しかしながら、よく知られているように、描画のために減圧排気を行う必要があるなど電子ビーム描画は描画時間が長く、生産コストの増大を招いてしまう。加えて、電子ビーム描画では、ｉ線ステッパで形成したパターンとの位置合わせ精度が低く、前述同様に、レッジ構造部とベース電極とが接触する恐れがある。
【００１７】
上述した問題を解決する技術として、エミッタ電極に対して自己整合にベース電極を形成する方法が提案されている（非特許文献２参照）。非特許文献２におけるＨＢＴについて簡単に説明すると、まず、半絶縁性のＩｎＰからなる基板１１０１の上に、ＩｎＰからなるサブコレクタ層１１０２，ＩｎＧａＡｓからなるコレクタ層１１０３、ｐ+−ＩｎＧａＡｓからなるベース層１１０４、ｎ−ＩｎＰからなる第１エミッタ層１１０５、ｎ+−ＩｎＰからなる第２エミッタ層１１０６，およびｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１１０７を備える。
【００１８】
また、エミッタコンタクト層１１０７の上には、タングステンからなるＷ電極１１０８が形成され、Ｗ電極１１０８の上には、Ｔｉ／Ｐｔ／Ａｕからなる電極１１０９および電極１１１０が積層されている。Ｗ電極１１０８および電極１１０９によりエミッタ電極が構成されている。また、第２エミッタ層１１０６，エミッタコンタクト層１１０７，およびＷ電極１１０８によりエミッタメサが構成されている。
【００１９】
また、コレクタ層１１０３の周囲のサブコレクタ層１１０２の上には、コレクタ電極１１１１が形成され、上述したエミッタメサの周囲のベース層１１０４の上には、エミッタメサより離間してベース電極１１１２が形成されている。ここで、ベース層１１０４の上のエミッタメサ部分とベース電極１１１２との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分より第１エミッタ層１１０５を延長して、レッジ構造部１１０５ａを形成している。なお、エミッタメサの部分の側面およびレッジ構造部１１０５ａの表面には、これらを被覆するように、ＳｉＮからなる絶縁層１１１３が形成されている。
【００２０】
このＨＢＴでは、第２エミッタ層１１０６，エミッタコンタクト層１１０７，およびＷ電極１１０８からなるエミッタメサに対し、電極１１０９（電極１１１０）をより大きな面積に形成している。この構造は、電極１１０９に対し、エミッタメサとなる部分をオーバーエッチングするなどのことによりアンダーカット形状にすることで形成することができる。また、このようなアンダーカット形状にエミッタメサ部を形成することで、第１エミッタ層１１０５にレッジ構造部１１０５ａが形成できる。
【００２１】
また、絶縁層１１１３を形成した状態の電極１１０９をマスクとし、電極材料を堆積すれば、電極材料は電極１１０９および絶縁層１１１３よりなる庇の部分の下方には堆積されない。第１エミッタ層１１０５およびレッジ構造部１１０５ａを電極１１０９と同面積に形成しておけば、絶縁層１１１３の層厚だけ外側に堆積される電極材料は、レッジ構造部１１０５ａに接触することがない。従って、絶縁層１１１３を形成した状態の電極１１０９をマスクとした電極材料の堆積によりベース電極１１１２を形成すれば、レッジ構造部１１０５ａに接触させることなく、自己整合的にベース電極１１１２を形成することができる。
【００２２】
また、上述したように事項整合的にベース電極１１１２が形成できるので、露光装置の解像度に制限されることなく、０．２５μｍ幅のベース電極１１１２を形成することが可能となるので、ＨＢＴの高速性と信頼性の両立を実現できる。
【００２３】
しかしながら、上記の方法では、ベース電極幅の微細化は可能となるが、エミッタメサ幅の微細化が容易ではないという問題がある。前述したように、エッチングによりアンダーカット形状とすることでエミッタメサを形成している。この場合、一般には、ウエットエッチングによるエッチング量によりエミッタメサの幅を制御することになり、この寸法を０．２５μｍに制御することは容易ではなく、また、再現性にも問題がある。このように、上記の方法は、０．２５μｍ幅のベース電極は形成できるものの、エミッタメサ形成における加工精度・再現性の劣化などにより高周波特性の劣化を招く等の別の問題が生じてしまう。
【００２４】
本発明は、以上のような問題点を解消するためになされたものであり、エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係るバイポーラトランジスタは、半絶縁性の化合物半導体からなる基板と、基板の上に形成された化合物半導体からなるサブコレクタ層と、このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、このコレクタ層の上に形成された化合物半導体からなるベース層と、このベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、コレクタ層の周囲のサブコレクタ層の上に形成されたコレクタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、ベース電極とエミッタ層との間に配置されてエミッタ層と一体に形成されたレッジ構造部と、エミッタコンタクト層の側面およびレッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、エミッタコンタクト層の側部で第１絶縁層の側部に接して形成された酸化シリコンからなる第２絶縁層と、エミッタコンタクト層の上に形成されたエミッタ電極とを少なくとも備え、基板の平面方向において、レッジ構造部の外形は第１絶縁層の外形と同じに形成され、第２絶縁層の外形は第１絶縁層の外形より広く形成され、第２絶縁層は、エミッタコンタクト層および第１絶縁層の側方のベース層との間に空間を形成する庇部を備え、レッジ構造部とベース電極とは、庇部の下の領域で離間している。
【００２６】
また、本発明に係るバイポーラトランジスタの製造方法は、半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、コレクタ層の上に化合物半導体からなるベース層を形成する工程と、ベース層の上にベース層とは異なる化合物半導体からなりエミッタ層となる第１半導体層を形成する工程と、第１半導体層の上に化合物半導体からなりエミッタコンタクト層となる第２半導体層を形成する工程と、第２半導体層をパターニングしてエミッタコンタクト層を形成する工程と、エミッタコンタクト層を含む第１半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、第１絶縁層の上に酸化シリコンからなる第２絶縁層を形成する工程と、第１絶縁層および第２絶縁層のエミッタコンタクト層の上部に対応する領域に第１開口領域を形成する工程と、平面の面積が第１開口領域より広い第１マスクパターンを第１開口領域を含む第２絶縁層の上に形成する工程と、第１マスクパターンをマスクとして第２絶縁層を選択的にエッチングして第１マスクパターン以外の領域の第１絶縁層の表面を露出させ、第２絶縁層がエミッタコンタクト層の側部に配置される状態とする工程と、第１マスクパターンをマスクとして第１絶縁層を選択的にエッチングして第１マスクパターン以外の領域の第１半導体層を露出させ、加えて、第１マスクパターンの下部領域の第１マスクパターンの周端部より内側の一部領域の第１半導体層を露出させ、エミッタコンタクト層の側部の第２絶縁層の内側に第１絶縁層が配置された状態とし、第２絶縁層に第１半導体層との間に空間を備える庇部を形成する工程と、第１マスクパターンおよび第１絶縁層をマスクとして第１半導体層を選択的にエッチングし、エミッタコンタクト層の下部に配置されるエミッタ層および第１絶縁層の下部に配置されるレッジ構造部を形成する工程と、第１マスクパターンを除去した後、第２絶縁層の形成領域を含んでこの形成領域より広い第２開口領域を有する第２マスクパターンをベース層の上に形成する工程と、少なくとも第２マスクパターンの第２開口領域の内側領域に金属を堆積することで、第２絶縁層の周囲および第２開口領域の内側のベース層の上に自己整合的にベース電極を形成し、加えて、第２絶縁層および第１開口領域の内側のエミッタコンタクト層の上にエミッタ電極を形成する工程と、第２マスクパターンを除去した後、コレクタコンタクト層に接続するコレクタ電極を形成する工程とを少なくとも備える。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、エミッタコンタクト層の側方に第１絶縁層および庇部を備える第２絶縁層を形成し、第１絶縁層を利用してレッジ構造部を形成し、第２絶縁層を利用して自己整合的にベース電極を形成したので、エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を示す構成図である。
【図２】図２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図３】図３は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図４】図４は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図５】図５は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図６】図６は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図７】図７は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図８】図８は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図９】図９は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１０】図１０は、レッジ構造を備えるＨＢＴの構成を示す断面図である。
【図１１】図１１は、レッジ構造を備えて自己整合的にベース電極が形成されたＨＢＴの構成を示す断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図である。このバイポーラトランジスタ（ＨＢＴ）は、まず、Ｆｅをドープすることで半絶縁性としたＩｎＰからなる基板１０１と、基板１０１の上に形成されたＩｎＰからなるサブコレクタ層１０２と、サブコレクタ層１０２の上に形成されたＩｎＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３の上に形成されたｐ+−ＩｎＧａＡｓからなるベース層１０４と、ベース層１０４の上に形成されたｉ−ＩｎＰからなるエミッタ層１０５と、エミッタ層１０５の上に形成されたｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１０６とを備える。
【００３０】
また、エミッタコンタクト層１０６の上には、タングステン系の材料からなる第１エミッタ電極１０７，第２エミッタ電極１１０，および第３エミッタ電極１１３が形成されている。な、第１エミッタ電極１０７およびエミッタコンタクト層１０６により、エミッタメサが構成されている。エミッタメサは、平面視長方形に形成され、短い辺の断面が図１に示されている。この平面視長方形の短い方の長さが、一般にエミッタメサ幅と呼ばれている。なお、タングステン系の材料より構成する第１エミッタ電極１０７は、他の電極を構成する金属の拡散を抑制するために用いており、タングステン系の材料に限らず、タンタル系の材料より構成してもよい。また、金属の拡散が問題とならない婆、第１エミッタ電極１０７は用いなくてもよい。
【００３１】
また、コレクタ層１０３の周囲のサブコレクタ層１０２の上には、コレクタ電極１１２が形成され、上述したエミッタメサの周囲のベース層１０４の上にはベース電極１１１が形成されている。ここで、ベース層１０４の上のエミッタメサ部分とベース電極１１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１０５を延長して、レッジ構造部１０５ａを形成している。ベース電極１１１は、レッジ構造部１０５ａと離間している。
【００３２】
加えて、エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、窒化シリコン（ＳｉＮ）からなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。
【００３３】
本実施の形態では、基板１０１の平面方向において、レッジ構造部１０５ａの外形は第１絶縁層ａの外形と同じに形成されている。また、第２絶縁層１０９の外形は第１絶縁層１０８の外形より広く形成されて庇部１０９ａを備え、レッジ構造部１０５ａとベース電極１１１とは、庇部１０９ａの下の領域で離間している。
【００３４】
上述した本実施の形態によれば、第１絶縁層１０８および庇部１０９ａを備える第２絶縁層１０９を、エミッタメサの側面に形成したので、第２絶縁層１０９の庇部１０９ａを利用して自己整合的にベース電極１１１が形成できる。また、後述するように、ベース電極１１１の自己整合的な形成のための第２絶縁層１０９とは別に、エミッタコンタクト層１０６を含むエミッタメサ部が形成できるので、アンダーカット形状に加工する必要がなく、横方向の寸法を０．２５μｍに制御することが容易となる。また、この寸法が、再現性よく形成できるようになる。
【００３５】
以下、本実施の形態におけるバイポーラトランジスタの製造方法について説明する。
【００３６】
まず、図２に示すように、基板１０１の上に、ＩｎＰからなるサブコレクタ層１０２、ＩｎＧａＡｓ層２０１、ｐ+−ＩｎＧａＡｓ層（第１半導体層）２０２、ｉ−ＩｎＰ層（第２半導体層）２０３、ｎ+−ＩｎＧａＡｓ層２０４を、この順に堆積して形成する。これらは、例えば、よく知られた有機金属気相成長法や分子線エピタキシー法により形成できる。続いて、ｎ+−ＩｎＧａＡｓ層２０４の上に、タングステンを主成分とする金属層２０５を形成する。金属層２０５は、例えば、スパッタ法もしくは蒸着法により形成することができる。
【００３７】
次に、図３に示すように、レジストパターン２０６を用い、エミッタコンタクト層１０６および第１エミッタ電極１０７を形成する。例えば、レジストパターン２０６をマスクとし、ＳＦ6ガスを用いた反応性イオンエッチングにより金属層２０５を選択的にエッチング除去することで、第１エミッタ電極１０７が形成できる。また、第１エミッタ電極１０７を形成した後、レジストパターン２０６をマスクとし、塩素ガスを用いた反応性イオンエッチングで、層厚方向に８割程度のｎ+−ＩｎＧａＡｓ層２０４を選択的にエッチング除去し、ウエットエッチングにより残りをエッチングすることで、エミッタコンタクト層１０６が形成できる。
【００３８】
上述したエミッタメサ部の形成では、レジストパターン２０６に対してオーバーエッチングするなどのことによりアンダーカット形状を形成することなく、レジストパターン２０６の形状（寸法）にほぼ等しい形状にエミッタメサ部を形成している。このため、例えば、レジストパターン２０６の寸法を、０．２５μｍとすることで、制御性よくかつ再現性よく、エミッタ幅０．２５μｍのエミッタメサ形状が形成できる。
【００３９】
次に、図４に示すように、エミッタコンタクト層１０６および第１エミッタ電極１０７よりなるエミッタメサ部を含むｉ−ＩｎＰ層２０３の上に、膜厚１００ｎｍのＳｉＮ膜（第１絶縁層）２０７および膜厚５０ｎｍの酸化シリコン膜（第２絶縁層）２０８を形成する。次いで、ＳｉＮ膜２０７および酸化シリコン膜２０８の第１エミッタ電極１０７の上部に、開口領域（第１開口領域）２０９を形成し、第１エミッタ電極１０７の上面を露出させる。例えば、スパッタ法もしくはプラズマＣＶＤ法により、ＳｉＮ膜２０７および酸化シリコン膜２０８が形成できる。また、例えば、開口幅が０．３５μｍの開口部を備えるレジストパターンを用い、ＳｉＮ膜２０７および酸化シリコン膜２０８を反応性イオンエッチングにより選択的にエッチング除去することで、開口領域２０９が形成できる。なお、上記レジストパターンは、開口領域２０９を形成した後で除去する。
【００４０】
次に、図５に示すように、平面の面積が開口領域２０９より広いレジストパターン（第１マスクパターン）２１０を形成する。エミッタメサ幅方向のレジストパターン２１０の寸法は、エミッタメサ部の側部に形成されている第１絶縁層１０８および第２絶縁層１０９の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくする。側部の第１絶縁層１０８および第２絶縁層１０９の層厚を加えた寸法より大きくすれば、開口領域２０９より広い面積のレジストパターン２１０となる。
【００４１】
このように形成したレジストパターン２１０を用いた選択的なエッチングにより、ＳｉＮ膜２０７をパターニングした第１絶縁層１０８および酸化シリコン膜２０８をパターニングした第２絶縁層１０９を形成する。第１絶縁層１０８は、エミッタコンタクト層１０６を含むエミッタメサ部の側部の第２絶縁層１０９の内側に配置された状態とする。また、第２絶縁層１０９は、ｉ−ＩｎＰ層２０３との間に空間を形成する庇部１０９ａを備えるように形成する。なお、第１絶縁層１０８は、エミッタメサ部の側面からｉ−ＩｎＰ層２０３の平面上に延在して形成されている。同様に、第２絶縁層１０９も、エミッタメサ部の側面からｉ−ＩｎＰ層２０３の平面上に延在して形成されている。また、庇部１０９ａは、第２絶縁層１０９のｉ−ＩｎＰ層２０３の平面上への延在部に形成される。
【００４２】
例えば、まず、レジストパターン２１０をマスクとし、Ｃ2Ｆ6ガスを用いた反応性イオンエッチングにより酸化シリコン膜２０８を選択的にエッチング除去することで、第２絶縁層１０９が形成できる。このようにして第２絶縁層１０９を形成した後、ＳＦ6ガスを用いた反応性イオンエッチングによりＳｉＮ膜２０７を選択的にエッチング除去することで、第１絶縁層１０８が形成できる。
【００４３】
このＳＦ6ガスを用いた反応性イオンエッチングにおいて、レジストパターン２１０の形成領域以外のｉ−ＩｎＰ層２０３の領域が露出した後も、オーバーエッチングすることで、第１絶縁層１０８のｉ−ＩｎＰ層２０３直上の横方向の寸法を、レジストパターン２１０より小さくする。ＳＦ6ガスによる反応性イオンエッチングでは、酸化シリコンから構成されている第２絶縁層１０９はエッチングされない。このオーバーエッチングにより、庇部１０９ａが形成できる。
【００４４】
なお、レジストパターン２１０は、この平面形状を基板１０１の側に投影したときに、レッジ構造部１０５ａを備えるエミッタ層１０５の形状（領域）より、上述した庇部１０９ａの寸法だけ大きくなるように形成する。レッジ構造部１０５ａの領域および庇部１０９ａとする領域の寸法を考慮し、レジストパターン２１０の平面形状の寸法を、エミッタメサ部の側部に形成されている第１絶縁層１０８および第２絶縁層１０９の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくすればよい。例えば、レッジ構造部１０５ａを含めたエミッタ層１０５のエミッタ幅方向の長さが０．７μｍとなるようにする場合、レジストパターン２１０の平面形状は、エミッタ幅方向の長さが０．８μｍとなるように形成する。この場合、庇部１０９ａの平面方向（エミッタ幅方向）の寸法は、０．０５μｍ程度とすればよい。
【００４５】
次に、図６に示すように、レジストパターン２１０および第１絶縁層１０８をマスクとして用いることで、エミッタ層１０５およびレッジ構造部１０５ａを形成する。例えば、塩酸系のエッチャントを用いたウエットエッチングによりｉ−ＩｎＰ層２０３をエッチングすることで、エミッタ層１０５およびレッジ構造部１０５ａが形成できる。
【００４６】
次に、レジストパターン２１０を除去した後、図７に示すように、開口領域２１１ａを備えるレジストパターン２１１、およびレジストパターン２１１の上に配置されて開口領域２１２ａを備えるレジストパターン２１２を形成する。開口領域２１１ａおよび開口領域２１２ａは、層厚方向の中心軸がほぼ一致するように形成する。また、開口領域２１１ａは、開口領域２１２ａより広く形成する。
【００４７】
次に、レジストパターン２１１およびレジストパターン２１１をマスクパターンとしてＰｔ、Ｔｉ、Ｍｏ、およびＡｕをこの順に堆積して金属膜２１３を形成することで、第２エミッタ電極１１０およびベース電極１１１を同時に形成する。ここで、レジストパターン２１２の開口領域２１２ａおよび庇部１０９ａを含む第２絶縁層１０９により制限されて、自己整合的にベース電極１１１が配置されて形成される。このため、庇部１０９ａより内側に形成されているレッジ構造部１０５ａに、ベース電極１１１が接触することなく形成される。また、ベース電極１１１は、レジストパターン２１１に接触することなく形成されるようになる。
【００４８】
次に、レジストパターン２１１およびレジストパターン２１２を除去する。これらのレジストパターンの除去により、金属膜２１３も同時に除去される。この後、レジストパターン（不図示）を用いた選択的なエッチングによりＩｎＧａＡｓ層２０１およびｐ+−ＩｎＧａＡｓ層２０２をパターニングすることで、図８に示すように、コレクタ層１０３およびベース層１０４を形成してベース・コレクタメサとし、素子間が分離された状態とする。また、公知のリフトオフ法により、コレクタ電極１１２および第３エミッタ電極１１３を形成する。
【００４９】
この後、ベンゾシクロブテンなどの絶縁性および耐熱性を有する有機樹脂を塗布して塗布膜を形成し、これを加熱して硬化し、この後、例えば反応性イオンエッチングによりエッチバックすることで第３エミッタ電極１１３の上面が露出するように、層間絶縁層１１４を形成する。また、層間絶縁層１１４の上に、第３エミッタ電極１１３に接続する配線１１５を形成する。
【００５０】
上述した本実施の形態によれば、エミッタメサ部を、アンダーカット形状にすることなくドライエッチングにより加工できるため、再現性よく０．２５μｍ幅のエミッタメサ部が形成できる。また、エミッタメサ部とは独立してレッジ構造部１０５ａが形成でき、また、レッジ構造部１０５ａに接触することなく、自己整合的に０．２５μｍ程度の幅としたベース電極１１１を形成することができる。
【００５１】
さらに、第１絶縁層１０８（ＳｉＮ膜２０７）の厚さ制御により、ベース電極１１１の厚さが調整できる。前述したように、第２エミッタ電極１１０およびベース電極１１１は、金属膜２１３の堆積により同時に形成する。このため、ベース電極１１１を厚く形成すると、エミッタ電極１１０の周端下部と、ベース電極１１１の上端部とが接触する場合も発生する。ここで、第１絶縁層１０８を厚く形成すれば、エミッタ電極１１０の周端下部とベース電極１１１の上端部との層厚方向の距離をより大きくすることができる。言い換えると、第１絶縁層１０８を厚くすることで、エミッタ電極１１０と接触することなく、ベース電極１１１をより厚く形成することができるようになる。
【００５２】
また、第１絶縁層１０８は、ＳＦ6を用いた反応性イオンエッチングにより形成するため、この上の第２絶縁層１０９に庇部１０９ａを形成するためのアンダーカット量（サイドエッチング量、オーバーエッチング量）の制御性・再現性は非常に高い。このように、本実施の形態によれば、ＨＢＴ集積回路への応用が十分に期待できる。
【００５３】
また、上述した実施の形態では、第１エミッタ電極１０７の上に、Ｐｔ／Ｔｉ／Ｍｏ／Ａｕの積層構造からなる第２エミッタ電極１１０が形成されるが、タングステン系の金属層とＰｔの層との接触抵抗は十分小さく、エミッタ抵抗の増大を招くことがなく、高周波特性を劣化させることはない。
【００５４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、第１エミッタ電極１０７はなくてもよく、この場合、図２を用いて説明した工程で金属層２０５を形成せず、この後の工程で第１エミッタ電極１０７を備えない状態とすればよい。この場合、第１絶縁層１０８および第２絶縁層１０９は、エミッタコンタクト層１０６の側部に配置されることになる。
【００５５】
また、例えば、基板、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を、各々、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓから構成したが、これに限るものではなく、他の化合物半導体から構成してもよい。例えば、コレクタ層にＩｎＧａＡｓよりもバンドギャップの大きいＩｎＰを用い、ダブルヘテロ接合構造のバイポーラトランジスタであっても同様である。また、エミッタ層にＩｎＡｌＡｓを用いる構造のＨＢＴ、またはベース層にＧａＡｓＳｂやＩｎＧａＡｓＳｂを用いる構造のＨＢＴであっても、前述同様に本発明が適用できる。
【符号の説明】
【００５６】
１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０５…エミッタ層、１０５ａ…レッジ構造部、１０６…エミッタコンタクト層、１０７…第１エミッタ電極、１０８…第１絶縁層、１０９…第２絶縁層、１０９ａ…庇部、１１０…第２エミッタ電極、１１１…ベース電極、１１２…コレクタ電極、１１３…第３エミッタ電極。
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ＩｎＰ系の化合物半導体を用いたヘテロ接合バイポーラトランジスタ(ＨＢＴ)は、高速かつ低消費電力動作に優れた半導体素子であり、光通信システム向けの電子回路(ＩＣ)への応用が期待されている。このＨＢＴにおいても、他の半導体素子と同様、実用化に最も重要な課題は信頼性の確保である。特に、ＩｎＰ系ＨＢＴの場合、長期間の通電による電流利得劣化が問題となっている。この電流利得劣化は、エミッタの領域からこの周囲のベース（外部ベース）層の表面に流れる表面再結合電流が原因である。ＩｎＰ系ＨＢＴにおける電流利得劣化の問題は、上述した外部ベース層表面に流れる表面再結合電流の抑制が重要となる。外部ベース層表面の再結合電流を抑制する手段として、外部ベース層の上をＩｎＰエミッタ層で被覆する構造（レッジ構造）が提案されている（非特許文献１参照）。
【０００３】
ここで、上述したレッジ構造を備えるＨＢＴについて説明する。このＨＢＴは、図１０に示すように、まず、半絶縁性のＩｎＰからなる基板１００１の上に、ＩｎＰからなるサブコレクタ層１００２，ＩｎＧａＡｓからなるコレクタ層１００３、ｐ+−ＩｎＧａＡｓからなるベース層１００４、ｉ−ＩｎＰからなるエミッタ層１００５、およびｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１００６を備える。
【０００４】
また、エミッタコンタクト層１００６の上には、タングステンからなるＷ電極１００７，金からなるＡｕ電極１００８，およびタングステンからなるＷ電極１００９が積層されている。Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９によりエミッタ電極が構成されている。また、これらのエミッタ電極およびエミッタコンタクト層１００６により、エミッタメサが構成されている。
【０００５】
また、コレクタ層１００３の周囲のサブコレクタ層１００２の上には、コレクタ電極１０１０が形成され、上述したエミッタメサの周囲のベース層１００４の上には、エミッタメサより離間してベース電極１０１１が形成されている。ここで、ベース層１００４の上のエミッタメサ部分とベース電極１０１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１００５を延長して、レッジ構造部１００５ａを形成している。
【０００６】
なお、エミッタメサの部分の側面およびレッジ構造部１００５ａの表面には、これらを被覆するように、ＳｉＮからなる絶縁層１０１２が形成され、素子を埋めるように層間絶縁層１０１３が形成され、また、層間絶縁層１０１３の上には、Ｗ電極１００９に接続する配線１０１４が形成されている。
【０００７】
上述したＨＢＴのエミッタメサ部，レッジ構造部１００５ａ，および各電極などの作製では、例えば、まず、タングステン層，金層，タングステン層を順次に堆積して形成した後、これらを公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９を形成する。この後、Ｗ電極１００７，Ａｕ電極１００８，およびＷ電極１００９をマスクとして、既に形成されているｎ+−ＩｎＧａＡｓの層を選択的にエッチングすることで、エミッタコンタクト層１００６が形成され、エミッタメサが構成される。
【０００８】
次に、ＳｉＮを堆積してＳｉＮ膜を形成し、この上に、エミッタ層１００５およびレッジ構造部１００５ａを形成するためのマスクパターンを用いた選択的なエッチングにより、ＳｉＮ膜およびこの下層のｉ−ＩｎＰの層をパターニングすることで、エミッタ層１００５，レッジ構造部１００５ａ，エミッタメサ，および絶縁層１０１２の部分が形成される。
【０００９】
次に、マスクパターンを除去した後、リフト・オフ法によりベース電極１０１１を形成し、この後、ＩｎＧａＡｓの層およびｐ+−ＩｎＧａＡｓの層をパターニングしてコレクタ層１００３，ベース層１００４（ベース・コレクタメサ）を形成し、コレクタ電極１０１０を形成し、層間絶縁層１０１３を形成する。層間絶縁層１０１３は、例えば、よく知られた有機樹脂を塗布して形成した塗布膜を、加熱して硬化させることで形成できる。
【００１０】
このＨＢＴによれば、エミッタ層１００５の空乏化に伴い外部ベースの上のレッジ構造部１００５ａも空乏化されるため、エミッタメサから外部ベース層表面に流れる再結合電流が抑制される。この結果、電流利得劣化が緩和され、デバイス寿命が増加することが期待されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】N. Kashio, et al. ,"0.25-μm-Emitter InP HBTs with a Passivation Ledge Structure", Extended Abstracts of the 2009 International Conference on Solid State Devices and Materials, J-4-3, pp.948-949, 2009.
【非特許文献２】Y. MATSUOKA, et al. ,"On the Emitter Resistance of High-Performance GaAs- and InP-Based Heterojunction Bipolar Transistors", Japanese Journal of Applied Physics, Vol.47, No.6, pp.4441-4447, 2008.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、ＨＢＴの動作速度向上には、素子の薄層化により電子走行時間を短縮するとともに、素子の微細化により、素子薄層化に伴う寄生容量の増加を抑制することが重要となる。例えば、５００ＧＨｚ以上の電流利得遮断周波数の実現には、コレクタ層を７５ｎｍに薄層化し、エミッタメサ部の幅（いわゆるエミッタ幅）およびベース電極幅を０．２５μｍに微細化し、ベース・コレクタ容量を低減する必要がある。
【００１３】
ここで、上述したような各層は、例えば、波長３６５ｎｍの紫外線（ｉ線）を露光の光源としたステッパ（ｉ線ステッパ）を用いたフォトリソグラフィーでマスクパターンを形成し、このマスクパターンを用いたドライエッチングにより形成されている。一般的に、ｉ線ステッパを使用してポジレジストからマスクパターンを形成する場合、残しパターンであれば、露光量の調整により幅０．２５μｍまでの微細パターンが形成できる。しかしながら、リフトオフ法などに用いられる抜きパターンの場合は、露光量を調整しても０．３５μｍ以下のパターン形成は難しい。
【００１４】
図１０を用いて説明したＨＢＴでは、エミッタメサ形成において、残しパターンを用いるので、０．２５μｍ幅のパターン形成は可能である。しかしながら、ベース電極は、抜きパターンを用いたリフト・オフ法により形成するため、ベース電極幅を０．３５μｍ以下とすることが容易ではない。このため、上記構造のＨＢＴでは、ベース・コレクタ容量の低減が容易ではなく、高周波特性を向上させることが容易ではない。
【００１５】
また、上記ＨＢＴでは、レッジ構造部とベース電極との間隔が決めて狭いので、ベース電極形成のためのマスクパターンの形成で露光装置の位置合わせがずれ、レッジ構造部にベース電極が接触して形成される可能性がある。このように、レッジ構造部にベース電極が接して形成されると、エミッタ・ベース間のリーク電流が増大し、電流利得を劣化させ、素子の歩留まりを大きく低下させる恐れがある。
【００１６】
また、ベース電極幅については、より微細なパターンの形成に優れた電子ビーム描画により、０．２５μｍ幅のベース電極パターンを形成する方法もある。しかしながら、よく知られているように、描画のために減圧排気を行う必要があるなど電子ビーム描画は描画時間が長く、生産コストの増大を招いてしまう。加えて、電子ビーム描画では、ｉ線ステッパで形成したパターンとの位置合わせ精度が低く、前述同様に、レッジ構造部とベース電極とが接触する恐れがある。
【００１７】
上述した問題を解決する技術として、エミッタ電極に対して自己整合にベース電極を形成する方法が提案されている（非特許文献２参照）。非特許文献２におけるＨＢＴについて簡単に説明すると、まず、半絶縁性のＩｎＰからなる基板１１０１の上に、ＩｎＰからなるサブコレクタ層１１０２，ＩｎＧａＡｓからなるコレクタ層１１０３、ｐ+−ＩｎＧａＡｓからなるベース層１１０４、ｎ−ＩｎＰからなる第１エミッタ層１１０５、ｎ+−ＩｎＰからなる第２エミッタ層１１０６，およびｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１１０７を備える。
【００１８】
また、エミッタコンタクト層１１０７の上には、タングステンからなるＷ電極１１０８が形成され、Ｗ電極１１０８の上には、Ｔｉ／Ｐｔ／Ａｕからなる電極１１０９および電極１１１０が積層されている。Ｗ電極１１０８および電極１１０９によりエミッタ電極が構成されている。また、第２エミッタ層１１０６，エミッタコンタクト層１１０７，およびＷ電極１１０８によりエミッタメサが構成されている。
【００１９】
また、コレクタ層１１０３の周囲のサブコレクタ層１１０２の上には、コレクタ電極１１１１が形成され、上述したエミッタメサの周囲のベース層１１０４の上には、エミッタメサより離間してベース電極１１１２が形成されている。ここで、ベース層１１０４の上のエミッタメサ部分とベース電極１１１２との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分より第１エミッタ層１１０５を延長して、レッジ構造部１１０５ａを形成している。なお、エミッタメサの部分の側面およびレッジ構造部１１０５ａの表面には、これらを被覆するように、ＳｉＮからなる絶縁層１１１３が形成されている。
【００２０】
このＨＢＴでは、第２エミッタ層１１０６，エミッタコンタクト層１１０７，およびＷ電極１１０８からなるエミッタメサに対し、電極１１０９（電極１１１０）をより大きな面積に形成している。この構造は、電極１１０９に対し、エミッタメサとなる部分をオーバーエッチングするなどのことによりアンダーカット形状にすることで形成することができる。また、このようなアンダーカット形状にエミッタメサ部を形成することで、第１エミッタ層１１０５にレッジ構造部１１０５ａが形成できる。
【００２１】
また、絶縁層１１１３を形成した状態の電極１１０９をマスクとし、電極材料を堆積すれば、電極材料は電極１１０９および絶縁層１１１３よりなる庇の部分の下方には堆積されない。第１エミッタ層１１０５およびレッジ構造部１１０５ａを電極１１０９と同面積に形成しておけば、絶縁層１１１３の層厚だけ外側に堆積される電極材料は、レッジ構造部１１０５ａに接触することがない。従って、絶縁層１１１３を形成した状態の電極１１０９をマスクとした電極材料の堆積によりベース電極１１１２を形成すれば、レッジ構造部１１０５ａに接触させることなく、自己整合的にベース電極１１１２を形成することができる。
【００２２】
また、上述したように事項整合的にベース電極１１１２が形成できるので、露光装置の解像度に制限されることなく、０．２５μｍ幅のベース電極１１１２を形成することが可能となるので、ＨＢＴの高速性と信頼性の両立を実現できる。
【００２３】
しかしながら、上記の方法では、ベース電極幅の微細化は可能となるが、エミッタメサ幅の微細化が容易ではないという問題がある。前述したように、エッチングによりアンダーカット形状とすることでエミッタメサを形成している。この場合、一般には、ウエットエッチングによるエッチング量によりエミッタメサの幅を制御することになり、この寸法を０．２５μｍに制御することは容易ではなく、また、再現性にも問題がある。このように、上記の方法は、０．２５μｍ幅のベース電極は形成できるものの、エミッタメサ形成における加工精度・再現性の劣化などにより高周波特性の劣化を招く等の別の問題が生じてしまう。
【００２４】
本発明は、以上のような問題点を解消するためになされたものであり、エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係るバイポーラトランジスタは、半絶縁性の化合物半導体からなる基板と、基板の上に形成された化合物半導体からなるサブコレクタ層と、このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、このコレクタ層の上に形成された化合物半導体からなるベース層と、このベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、コレクタ層の周囲のサブコレクタ層の上に形成されたコレクタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、ベース電極とエミッタ層との間に配置されてエミッタ層と一体に形成されたレッジ構造部と、エミッタコンタクト層の側面およびレッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、エミッタコンタクト層の側部で第１絶縁層の側部に接して形成された酸化シリコンからなる第２絶縁層と、エミッタコンタクト層の上に形成されたエミッタ電極とを少なくとも備え、基板の平面方向において、レッジ構造部の外形は第１絶縁層の外形と同じに形成され、第２絶縁層の外形は第１絶縁層の外形より広く形成され、第２絶縁層は、エミッタコンタクト層および第１絶縁層の側方のベース層との間に空間を形成する庇部を備え、レッジ構造部とベース電極とは、庇部の下の領域で離間している。
【００２６】
また、本発明に係るバイポーラトランジスタの製造方法は、半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、コレクタ層の上に化合物半導体からなるベース層を形成する工程と、ベース層の上にベース層とは異なる化合物半導体からなりエミッタ層となる第１半導体層を形成する工程と、第１半導体層の上に化合物半導体からなりエミッタコンタクト層となる第２半導体層を形成する工程と、第２半導体層をパターニングしてエミッタコンタクト層を形成する工程と、エミッタコンタクト層を含む第１半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、第１絶縁層の上に酸化シリコンからなる第２絶縁層を形成する工程と、第１絶縁層および第２絶縁層のエミッタコンタクト層の上部に対応する領域に第１開口領域を形成する工程と、平面の面積が第１開口領域より広い第１マスクパターンを第１開口領域を含む第２絶縁層の上に形成する工程と、第１マスクパターンをマスクとして第２絶縁層を選択的にエッチングして第１マスクパターン以外の領域の第１絶縁層の表面を露出させ、第２絶縁層がエミッタコンタクト層の側部に配置される状態とする工程と、第１マスクパターンをマスクとして第１絶縁層を選択的にエッチングして第１マスクパターン以外の領域の第１半導体層を露出させ、加えて、第１マスクパターンの下部領域の第１マスクパターンの周端部より内側の一部領域の第１半導体層を露出させ、エミッタコンタクト層の側部の第２絶縁層の内側に第１絶縁層が配置された状態とし、第２絶縁層に第１半導体層との間に空間を備える庇部を形成する工程と、第１マスクパターンおよび第１絶縁層をマスクとして第１半導体層を選択的にエッチングし、エミッタコンタクト層の下部に配置されるエミッタ層および第１絶縁層の下部に配置されるレッジ構造部を形成する工程と、第１マスクパターンを除去した後、第２絶縁層の形成領域を含んでこの形成領域より広い第２開口領域を有する第２マスクパターンをベース層の上に形成する工程と、少なくとも第２マスクパターンの第２開口領域の内側領域に金属を堆積することで、第２絶縁層の周囲および第２開口領域の内側のベース層の上に自己整合的にベース電極を形成し、加えて、第２絶縁層および第１開口領域の内側のエミッタコンタクト層の上にエミッタ電極を形成する工程と、第２マスクパターンを除去した後、コレクタコンタクト層に接続するコレクタ電極を形成する工程とを少なくとも備える。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、エミッタコンタクト層の側方に第１絶縁層および庇部を備える第２絶縁層を形成し、第１絶縁層を利用してレッジ構造部を形成し、第２絶縁層を利用して自己整合的にベース電極を形成したので、エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を示す構成図である。
【図２】図２は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図３】図３は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図４】図４は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図５】図５は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図６】図６は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図７】図７は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図８】図８は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図９】図９は、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための製造工程における断面を示す断面図である。
【図１０】図１０は、レッジ構造を備えるＨＢＴの構成を示す断面図である。
【図１１】図１１は、レッジ構造を備えて自己整合的にベース電極が形成されたＨＢＴの構成を示す断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図である。このバイポーラトランジスタ（ＨＢＴ）は、まず、Ｆｅをドープすることで半絶縁性としたＩｎＰからなる基板１０１と、基板１０１の上に形成されたＩｎＰからなるサブコレクタ層１０２と、サブコレクタ層１０２の上に形成されたＩｎＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３の上に形成されたｐ+−ＩｎＧａＡｓからなるベース層１０４と、ベース層１０４の上に形成されたｉ−ＩｎＰからなるエミッタ層１０５と、エミッタ層１０５の上に形成されたｎ+−ＩｎＧａＡｓからなるエミッタコンタクト層１０６とを備える。
【００３０】
また、エミッタコンタクト層１０６の上には、タングステン系の材料からなる第１エミッタ電極１０７，第２エミッタ電極１１０，および第３エミッタ電極１１３が形成されている。な、第１エミッタ電極１０７およびエミッタコンタクト層１０６により、エミッタメサが構成されている。エミッタメサは、平面視長方形に形成され、短い辺の断面が図１に示されている。この平面視長方形の短い方の長さが、一般にエミッタメサ幅と呼ばれている。なお、タングステン系の材料より構成する第１エミッタ電極１０７は、他の電極を構成する金属の拡散を抑制するために用いており、タングステン系の材料に限らず、タンタル系の材料より構成してもよい。また、金属の拡散が問題とならない婆、第１エミッタ電極１０７は用いなくてもよい。
【００３１】
また、コレクタ層１０３の周囲のサブコレクタ層１０２の上には、コレクタ電極１１２が形成され、上述したエミッタメサの周囲のベース層１０４の上にはベース電極１１１が形成されている。ここで、ベース層１０４の上のエミッタメサ部分とベース電極１１１との間の領域である外部ベース層の表面に流れる表面再結合電流を抑制するために、エミッタメサの部分よりエミッタ層１０５を延長して、レッジ構造部１０５ａを形成している。ベース電極１１１は、レッジ構造部１０５ａと離間している。
【００３２】
加えて、エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、窒化シリコン（ＳｉＮ）からなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。
【００３３】
本実施の形態では、基板１０１の平面方向において、レッジ構造部１０５ａの外形は第１絶縁層ａの外形と同じに形成されている。また、第２絶縁層１０９の外形は第１絶縁層１０８の外形より広く形成されて庇部１０９ａを備え、レッジ構造部１０５ａとベース電極１１１とは、庇部１０９ａの下の領域で離間している。
【００３４】
上述した本実施の形態によれば、第１絶縁層１０８および庇部１０９ａを備える第２絶縁層１０９を、エミッタメサの側面に形成したので、第２絶縁層１０９の庇部１０９ａを利用して自己整合的にベース電極１１１が形成できる。また、後述するように、ベース電極１１１の自己整合的な形成のための第２絶縁層１０９とは別に、エミッタコンタクト層１０６を含むエミッタメサ部が形成できるので、アンダーカット形状に加工する必要がなく、横方向の寸法を０．２５μｍに制御することが容易となる。また、この寸法が、再現性よく形成できるようになる。
【００３５】
以下、本実施の形態におけるバイポーラトランジスタの製造方法について説明する。
【００３６】
まず、図２に示すように、基板１０１の上に、ＩｎＰからなるサブコレクタ層１０２、ＩｎＧａＡｓ層２０１、ｐ+−ＩｎＧａＡｓ層（第１半導体層）２０２、ｉ−ＩｎＰ層（第２半導体層）２０３、ｎ+−ＩｎＧａＡｓ層２０４を、この順に堆積して形成する。これらは、例えば、よく知られた有機金属気相成長法や分子線エピタキシー法により形成できる。続いて、ｎ+−ＩｎＧａＡｓ層２０４の上に、タングステンを主成分とする金属層２０５を形成する。金属層２０５は、例えば、スパッタ法もしくは蒸着法により形成することができる。
【００３７】
次に、図３に示すように、レジストパターン２０６を用い、エミッタコンタクト層１０６および第１エミッタ電極１０７を形成する。例えば、レジストパターン２０６をマスクとし、ＳＦ6ガスを用いた反応性イオンエッチングにより金属層２０５を選択的にエッチング除去することで、第１エミッタ電極１０７が形成できる。また、第１エミッタ電極１０７を形成した後、レジストパターン２０６をマスクとし、塩素ガスを用いた反応性イオンエッチングで、層厚方向に８割程度のｎ+−ＩｎＧａＡｓ層２０４を選択的にエッチング除去し、ウエットエッチングにより残りをエッチングすることで、エミッタコンタクト層１０６が形成できる。
【００３８】
上述したエミッタメサ部の形成では、レジストパターン２０６に対してオーバーエッチングするなどのことによりアンダーカット形状を形成することなく、レジストパターン２０６の形状（寸法）にほぼ等しい形状にエミッタメサ部を形成している。このため、例えば、レジストパターン２０６の寸法を、０．２５μｍとすることで、制御性よくかつ再現性よく、エミッタ幅０．２５μｍのエミッタメサ形状が形成できる。
【００３９】
次に、図４に示すように、エミッタコンタクト層１０６および第１エミッタ電極１０７よりなるエミッタメサ部を含むｉ−ＩｎＰ層２０３の上に、膜厚１００ｎｍのＳｉＮ膜（第１絶縁層）２０７および膜厚５０ｎｍの酸化シリコン膜（第２絶縁層）２０８を形成する。次いで、ＳｉＮ膜２０７および酸化シリコン膜２０８の第１エミッタ電極１０７の上部に、開口領域（第１開口領域）２０９を形成し、第１エミッタ電極１０７の上面を露出させる。例えば、スパッタ法もしくはプラズマＣＶＤ法により、ＳｉＮ膜２０７および酸化シリコン膜２０８が形成できる。また、例えば、開口幅が０．３５μｍの開口部を備えるレジストパターンを用い、ＳｉＮ膜２０７および酸化シリコン膜２０８を反応性イオンエッチングにより選択的にエッチング除去することで、開口領域２０９が形成できる。なお、上記レジストパターンは、開口領域２０９を形成した後で除去する。
【００４０】
次に、図５に示すように、平面の面積が開口領域２０９より広いレジストパターン（第１マスクパターン）２１０を形成する。エミッタメサ幅方向のレジストパターン２１０の寸法は、エミッタメサ部の側部に形成されている第１絶縁層１０８および第２絶縁層１０９の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくする。側部の第１絶縁層１０８および第２絶縁層１０９の層厚を加えた寸法より大きくすれば、開口領域２０９より広い面積のレジストパターン２１０となる。
【００４１】
このように形成したレジストパターン２１０を用いた選択的なエッチングにより、ＳｉＮ膜２０７をパターニングした第１絶縁層１０８および酸化シリコン膜２０８をパターニングした第２絶縁層１０９を形成する。第１絶縁層１０８は、エミッタコンタクト層１０６を含むエミッタメサ部の側部の第２絶縁層１０９の内側に配置された状態とする。また、第２絶縁層１０９は、ｉ−ＩｎＰ層２０３との間に空間を形成する庇部１０９ａを備えるように形成する。なお、第１絶縁層１０８は、エミッタメサ部の側面からｉ−ＩｎＰ層２０３の平面上に延在して形成されている。同様に、第２絶縁層１０９も、エミッタメサ部の側面からｉ−ＩｎＰ層２０３の平面上に延在して形成されている。また、庇部１０９ａは、第２絶縁層１０９のｉ−ＩｎＰ層２０３の平面上への延在部に形成される。
【００４２】
例えば、まず、レジストパターン２１０をマスクとし、Ｃ2Ｆ6ガスを用いた反応性イオンエッチングにより酸化シリコン膜２０８を選択的にエッチング除去することで、第２絶縁層１０９が形成できる。このようにして第２絶縁層１０９を形成した後、ＳＦ6ガスを用いた反応性イオンエッチングによりＳｉＮ膜２０７を選択的にエッチング除去することで、第１絶縁層１０８が形成できる。
【００４３】
このＳＦ6ガスを用いた反応性イオンエッチングにおいて、レジストパターン２１０の形成領域以外のｉ−ＩｎＰ層２０３の領域が露出した後も、オーバーエッチングすることで、第１絶縁層１０８のｉ−ＩｎＰ層２０３直上の横方向の寸法を、レジストパターン２１０より小さくする。ＳＦ6ガスによる反応性イオンエッチングでは、酸化シリコンから構成されている第２絶縁層１０９はエッチングされない。このオーバーエッチングにより、庇部１０９ａが形成できる。
【００４４】
なお、レジストパターン２１０は、この平面形状を基板１０１の側に投影したときに、レッジ構造部１０５ａを備えるエミッタ層１０５の形状（領域）より、上述した庇部１０９ａの寸法だけ大きくなるように形成する。レッジ構造部１０５ａの領域および庇部１０９ａとする領域の寸法を考慮し、レジストパターン２１０の平面形状の寸法を、エミッタメサ部の側部に形成されている第１絶縁層１０８および第２絶縁層１０９の層厚をエミッタメサ部の幅に加えた合計の寸法より大きくすればよい。例えば、レッジ構造部１０５ａを含めたエミッタ層１０５のエミッタ幅方向の長さが０．７μｍとなるようにする場合、レジストパターン２１０の平面形状は、エミッタ幅方向の長さが０．８μｍとなるように形成する。この場合、庇部１０９ａの平面方向（エミッタ幅方向）の寸法は、０．０５μｍ程度とすればよい。
【００４５】
次に、図６に示すように、レジストパターン２１０および第１絶縁層１０８をマスクとして用いることで、エミッタ層１０５およびレッジ構造部１０５ａを形成する。例えば、塩酸系のエッチャントを用いたウエットエッチングによりｉ−ＩｎＰ層２０３をエッチングすることで、エミッタ層１０５およびレッジ構造部１０５ａが形成できる。
【００４６】
次に、レジストパターン２１０を除去した後、図７に示すように、開口領域２１１ａを備えるレジストパターン２１１、およびレジストパターン２１１の上に配置されて開口領域２１２ａを備えるレジストパターン２１２を形成する。開口領域２１１ａおよび開口領域２１２ａは、層厚方向の中心軸がほぼ一致するように形成する。また、開口領域２１１ａは、開口領域２１２ａより広く形成する。
【００４７】
次に、レジストパターン２１１およびレジストパターン２１１をマスクパターンとしてＰｔ、Ｔｉ、Ｍｏ、およびＡｕをこの順に堆積して金属膜２１３を形成することで、第２エミッタ電極１１０およびベース電極１１１を同時に形成する。ここで、レジストパターン２１２の開口領域２１２ａおよび庇部１０９ａを含む第２絶縁層１０９により制限されて、自己整合的にベース電極１１１が配置されて形成される。このため、庇部１０９ａより内側に形成されているレッジ構造部１０５ａに、ベース電極１１１が接触することなく形成される。また、ベース電極１１１は、レジストパターン２１１に接触することなく形成されるようになる。
【００４８】
次に、レジストパターン２１１およびレジストパターン２１２を除去する。これらのレジストパターンの除去により、金属膜２１３も同時に除去される。この後、レジストパターン（不図示）を用いた選択的なエッチングによりＩｎＧａＡｓ層２０１およびｐ+−ＩｎＧａＡｓ層２０２をパターニングすることで、図８に示すように、コレクタ層１０３およびベース層１０４を形成してベース・コレクタメサとし、素子間が分離された状態とする。また、公知のリフトオフ法により、コレクタ電極１１２および第３エミッタ電極１１３を形成する。
【００４９】
この後、ベンゾシクロブテンなどの絶縁性および耐熱性を有する有機樹脂を塗布して塗布膜を形成し、これを加熱して硬化し、この後、例えば反応性イオンエッチングによりエッチバックすることで第３エミッタ電極１１３の上面が露出するように、層間絶縁層１１４を形成する。また、層間絶縁層１１４の上に、第３エミッタ電極１１３に接続する配線１１５を形成する。
【００５０】
上述した本実施の形態によれば、エミッタメサ部を、アンダーカット形状にすることなくドライエッチングにより加工できるため、再現性よく０．２５μｍ幅のエミッタメサ部が形成できる。また、エミッタメサ部とは独立してレッジ構造部１０５ａが形成でき、また、レッジ構造部１０５ａに接触することなく、自己整合的に０．２５μｍ程度の幅としたベース電極１１１を形成することができる。
【００５１】
さらに、第１絶縁層１０８（ＳｉＮ膜２０７）の厚さ制御により、ベース電極１１１の厚さが調整できる。前述したように、第２エミッタ電極１１０およびベース電極１１１は、金属膜２１３の堆積により同時に形成する。このため、ベース電極１１１を厚く形成すると、エミッタ電極１１０の周端下部と、ベース電極１１１の上端部とが接触する場合も発生する。ここで、第１絶縁層１０８を厚く形成すれば、エミッタ電極１１０の周端下部とベース電極１１１の上端部との層厚方向の距離をより大きくすることができる。言い換えると、第１絶縁層１０８を厚くすることで、エミッタ電極１１０と接触することなく、ベース電極１１１をより厚く形成することができるようになる。
【００５２】
また、第１絶縁層１０８は、ＳＦ6を用いた反応性イオンエッチングにより形成するため、この上の第２絶縁層１０９に庇部１０９ａを形成するためのアンダーカット量（サイドエッチング量、オーバーエッチング量）の制御性・再現性は非常に高い。このように、本実施の形態によれば、ＨＢＴ集積回路への応用が十分に期待できる。
【００５３】
また、上述した実施の形態では、第１エミッタ電極１０７の上に、Ｐｔ／Ｔｉ／Ｍｏ／Ａｕの積層構造からなる第２エミッタ電極１１０が形成されるが、タングステン系の金属層とＰｔの層との接触抵抗は十分小さく、エミッタ抵抗の増大を招くことがなく、高周波特性を劣化させることはない。
【００５４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、第１エミッタ電極１０７はなくてもよく、この場合、図２を用いて説明した工程で金属層２０５を形成せず、この後の工程で第１エミッタ電極１０７を備えない状態とすればよい。この場合、第１絶縁層１０８および第２絶縁層１０９は、エミッタコンタクト層１０６の側部に配置されることになる。
【００５５】
また、例えば、基板、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層を、各々、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓから構成したが、これに限るものではなく、他の化合物半導体から構成してもよい。例えば、コレクタ層にＩｎＧａＡｓよりもバンドギャップの大きいＩｎＰを用い、ダブルヘテロ接合構造のバイポーラトランジスタであっても同様である。また、エミッタ層にＩｎＡｌＡｓを用いる構造のＨＢＴ、またはベース層にＧａＡｓＳｂやＩｎＧａＡｓＳｂを用いる構造のＨＢＴであっても、前述同様に本発明が適用できる。
【符号の説明】
【００５６】
１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０５…エミッタ層、１０５ａ…レッジ構造部、１０６…エミッタコンタクト層、１０７…第１エミッタ電極、１０８…第１絶縁層、１０９…第２絶縁層、１０９ａ…庇部、１１０…第２エミッタ電極、１１１…ベース電極、１１２…コレクタ電極、１１３…第３エミッタ電極。
【特許請求の範囲】
【請求項１】
半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、
前記コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第１半導体層を形成する工程と、
前記第１半導体層の上に化合物半導体からなりエミッタコンタクト層となる第２半導体層を形成する工程と、
前記第２半導体層をパターニングしてエミッタコンタクト層を形成する工程と、
前記エミッタコンタクト層を含む前記第１半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、
前記第１絶縁層の上に酸化シリコンからなる第２絶縁層を形成する工程と、
前記第１絶縁層および前記第２絶縁層の前記エミッタコンタクト層の上部に対応する領域に第１開口領域を形成する工程と、
平面の面積が前記第１開口領域より広い第１マスクパターンを前記第１開口領域を含む前記第２絶縁層の上に形成する工程と、
前記第１マスクパターンをマスクとして前記第２絶縁層を選択的にエッチングして前記第１マスクパターン以外の領域の前記第１絶縁層の表面を露出させ、前記第２絶縁層が前記エミッタコンタクト層の側部に配置される状態とする工程と、
前記第１マスクパターンをマスクとして前記第１絶縁層を選択的にエッチングして前記第１マスクパターン以外の領域の前記第１半導体層を露出させ、加えて、前記第１マスクパターンの下部領域の前記第１マスクパターンの周端部より内側の一部領域の前記第１半導体層を露出させ、前記エミッタコンタクト層の側部の前記第２絶縁層の内側に前記第１絶縁層が配置された状態とし、前記第２絶縁層に前記第１半導体層との間に空間を備える庇部を形成する工程と、
前記第１マスクパターンおよび前記第１絶縁層をマスクとして前記第１半導体層を選択的にエッチングし、前記エミッタコンタクト層の下部に配置されるエミッタ層および前記第１絶縁層の下部に配置されるレッジ構造部を形成する工程と、
前記第１マスクパターンを除去した後、前記第２絶縁層の形成領域を含んでこの形成領域より広い第２開口領域を有する第２マスクパターンを前記ベース層の上に形成する工程と、
少なくとも前記第２マスクパターンの第２開口領域の内側領域に金属を堆積することで、前記第２絶縁層の周囲および前記第２開口領域の内側の前記ベース層の上に自己整合的にベース電極を形成し、加えて、前記第２絶縁層および前記第１開口領域の内側の前記エミッタコンタクト層の上にエミッタ電極を形成する工程と、
前記第２マスクパターンを除去した後、前記コレクタコンタクト層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、
前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタコンタクト層の側面および前記レッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、
前記エミッタコンタクト層の側部で前記第１絶縁層の側部に接して形成された酸化シリコンからなる第２絶縁層と、
前記エミッタコンタクト層の上に形成されたエミッタ電極と
を少なくとも備え、
前記基板の平面方向において、前記レッジ構造部の外形は前記第１絶縁層の外形と同じに形成され、
前記第２絶縁層の外形は前記第１絶縁層の外形より広く形成され、前記第２絶縁層は、前記エミッタコンタクト層および前記第１絶縁層の側方の前記ベース層との間に空間を形成する庇部を備え、
前記レッジ構造部と前記ベース電極とは、前記庇部の下の領域で離間している
ことを特徴とするバイポーラトランジスタ。
【請求項１】
半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、
前記コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第１半導体層を形成する工程と、
前記第１半導体層の上に化合物半導体からなりエミッタコンタクト層となる第２半導体層を形成する工程と、
前記第２半導体層をパターニングしてエミッタコンタクト層を形成する工程と、
前記エミッタコンタクト層を含む前記第１半導体層の上に窒化シリコンからなる第１絶縁層を形成する工程と、
前記第１絶縁層の上に酸化シリコンからなる第２絶縁層を形成する工程と、
前記第１絶縁層および前記第２絶縁層の前記エミッタコンタクト層の上部に対応する領域に第１開口領域を形成する工程と、
平面の面積が前記第１開口領域より広い第１マスクパターンを前記第１開口領域を含む前記第２絶縁層の上に形成する工程と、
前記第１マスクパターンをマスクとして前記第２絶縁層を選択的にエッチングして前記第１マスクパターン以外の領域の前記第１絶縁層の表面を露出させ、前記第２絶縁層が前記エミッタコンタクト層の側部に配置される状態とする工程と、
前記第１マスクパターンをマスクとして前記第１絶縁層を選択的にエッチングして前記第１マスクパターン以外の領域の前記第１半導体層を露出させ、加えて、前記第１マスクパターンの下部領域の前記第１マスクパターンの周端部より内側の一部領域の前記第１半導体層を露出させ、前記エミッタコンタクト層の側部の前記第２絶縁層の内側に前記第１絶縁層が配置された状態とし、前記第２絶縁層に前記第１半導体層との間に空間を備える庇部を形成する工程と、
前記第１マスクパターンおよび前記第１絶縁層をマスクとして前記第１半導体層を選択的にエッチングし、前記エミッタコンタクト層の下部に配置されるエミッタ層および前記第１絶縁層の下部に配置されるレッジ構造部を形成する工程と、
前記第１マスクパターンを除去した後、前記第２絶縁層の形成領域を含んでこの形成領域より広い第２開口領域を有する第２マスクパターンを前記ベース層の上に形成する工程と、
少なくとも前記第２マスクパターンの第２開口領域の内側領域に金属を堆積することで、前記第２絶縁層の周囲および前記第２開口領域の内側の前記ベース層の上に自己整合的にベース電極を形成し、加えて、前記第２絶縁層および前記第１開口領域の内側の前記エミッタコンタクト層の上にエミッタ電極を形成する工程と、
前記第２マスクパターンを除去した後、前記コレクタコンタクト層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、
前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタコンタクト層の側面および前記レッジ構造部の表面に接して形成された窒化シリコンからなる第１絶縁層と、
前記エミッタコンタクト層の側部で前記第１絶縁層の側部に接して形成された酸化シリコンからなる第２絶縁層と、
前記エミッタコンタクト層の上に形成されたエミッタ電極と
を少なくとも備え、
前記基板の平面方向において、前記レッジ構造部の外形は前記第１絶縁層の外形と同じに形成され、
前記第２絶縁層の外形は前記第１絶縁層の外形より広く形成され、前記第２絶縁層は、前記エミッタコンタクト層および前記第１絶縁層の側方の前記ベース層との間に空間を形成する庇部を備え、
前記レッジ構造部と前記ベース電極とは、前記庇部の下の領域で離間している
ことを特徴とするバイポーラトランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１７６１７１（Ｐ２０１１−１７６１７１Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３９７５２（Ｐ２０１０−３９７５２）
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]