【課題】レジスト層、中間層、レジスト層のパターン形状をさらに良好にする半導体装置の製造方法を提供する。
【解決手段】下層フォトレジスト７、無機材料の中間層８、上層フォトレジスト９を形成し、上層フォトレジスト９をパターニングして上層レジストパターン9aを形成し、半導体基板１をチャンバー内の下部電極上に設置し、チャンバー内に二酸化硫黄ガス、酸素ガスを有する第１反応ガスを導入してプラズマを発生させるとともに下部電極への高周波電力の供給を切断して上層レジストパターン9aをトリミングし、第１反応ガスを第２反応ガスに置換するとともに下部電極に高周波電力を供給して上層レジストパターン9aをマスクにして中間層８をエッチングして中間層パターン8aを形成し、第２反応ガスを第３反応ガスに置換してプラズマを発生させるとともに下部電極に高周波電力を供給して中間層パターン8aをマスクにして下層フォトレジスト層７をエッチングする。 （もっと読む）

【課題】微細なパターンと比較的サイズが大きめのパターンとを有するパターン形成方法で、サイズが大きめのパターンを従来に比して精度良く形成することができるパターン形成方法を提供する。
【解決手段】実施形態によれば、加工対象上の芯材膜３１に開口を形成した後、マスク膜３２をコンフォーマルに形成する。マスク膜３２をエッチバックして芯材膜３１の側面に第１の幅のマスク膜３２を残す。開口の形成領域以外の領域にレジストパターン３５ａを形成し、これをマスクに芯材膜３１をエッチングする。さらに、芯材膜３１をスリミングして第１の幅より小さい第２の幅のラインアンドスペース状のパターンを形成する。側壁膜をコンフォーマルに形成した後、エッチバックし、さらに芯材膜３１を除去して、加工対象上に側壁膜からなる側壁パターンを形成する。そして側壁パターンで加工対象をエッチングする。 （もっと読む）

【課題】エッチング深さが異なる形状を簡単に、且つ精度よく加工できる半導体素子の作製方法を提供する。
【解決手段】開口部幅の異なる領域毎に、半導体のエッチングの進行、またはポリマーの生成のどちらか一方のみが発現するように前記開口部幅が設定された開口部を有するマスク１９００を半導体表面に形成すると共に、マスクの周辺に周辺窓１７０１を有する周辺マスク１７００を形成する第１の工程と、メタンプラズマおよび水素プラズマをマスクが形成された半導体表面に照射する第２の工程を有し、マスク１９００が、第１のパターンを有す第１のマスク部１９１０と、第１のマスク部上に形成され、第１のマスク部のマスク厚よりも厚く、第１のパターンの開口部幅を画定する第２のパターンを有す第２のマスク部１９２０とからなり、周辺マスクの窓領域が第１のパターンの回折格子方向周辺に配されるようにした。 （もっと読む）

【課題】同一ウエハ面内でエッチング深さが異なる形状を容易に加工することができる半導体素子の作製方法を提供する。
【解決手段】開口部幅の異なる領域毎に、半導体表面のエッチングが進行する第１の状態、または半導体表面にポリマーが生成される第２の状態のどちらか一方のみが発現するように前記開口部幅が設定された開口部１９０２，１９０３，１９０４を有するマスク１９００を半導体１８０１表面に形成すると共に、マスク１９００の周辺にマスクの開口部に供給される水素プラズマ濃度を制御するための周辺窓を有する周辺マスクを形成する第１の工程と、メタンプラズマおよび水素プラズマをマスクが形成された半導体表面に照射する第２の工程を有するようにした。 （もっと読む）

【課題】同一ウエハ面内で素子ごとにエッチング深さが異なる形状を簡単に、且つ精度よく加工することができる半導体素子の作製方法を提供する。
【解決手段】開口部幅の異なる領域毎に、半導体表面のエッチングが進行する第１の状態か、半導体表面にポリマーが生成される第２の状態のどちらか一方のみが発現するように前記開口部幅が設定された開口部１９０１を有する第一のマスク１９００を半導体表面に形成すると共に、第一のマスクの周辺に第一のマスクの開口部に供給される水素プラズマ濃度を制御するための第二のマスクを形成する第１の工程と、メタンプラズマおよび水素プラズマを第一のマスク１９００および第二のマスクが形成された半導体表面に照射する第２の工程を有するようにした。 （もっと読む）

【課題】実施形態によれば、ホールの深さのばらつきを防ぐ半導体装置の製造方法及び半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、複数の第１の開口と第１の開口よりも密に並んだ複数の第２の開口とを有するマスクを用いて層間絶縁層６１をドライエッチングし、第１の開口の下で下地層１０に達する第１のホールと、第２の開口の下で下地層１０に達する第２のホール４１とを同時に形成する工程を備えている。第１のホールは他の第１のホールとは接することなく下地層１０に達する。ドライエッチングの開始後、複数の第２の開口のそれぞれの下に複数のホールｈが形成され、ドライエッチングの進行に伴って、複数のホールｈは少なくとも開口端を含む上部４２で互いにつながる。 （もっと読む）

【課題】エッチング面積を変えずにマスク面積を小さくする、同一面内でエッチング深さが異なる形状を容易に加工することができる半導体素子の作製方法を提供すること。
【解決手段】エッチングされる領域のマスク端からの距離は、マスク幅が１μｍ以上でほぼ一定の値を示す。このことは、マスク上のマスク端から１μｍまでの領域に存在する水素プラズマが開口部に拡散してエッチングに寄与することを示す。このとき、マスク上のマスク端から１μｍ以上の領域に存在する水素プラズマはエッチングに寄与することなくマスク上から脱離するものと考えられる。そのため、本発明の選択エッチングにおいてはマスクの幅は１μｍ以上あればエッチング領域のマスク端からの距離を十分に得られる。また、半導体素子の高密度集積における素子間隔が１０μｍ程度であることを考慮すると、マスク幅は１μｍ以上１０μｍ以下で有効である。 （もっと読む）

【課題】ラインパターン構造物の形成方法を提供すること。
【解決手段】ラインパターン構造物及びその形成方法において、ラインパターン構造物は切断部位を含むライン形状を有する少なくとも１つの第１ラインパターンを含む。最外郭に位置する前記第１ラインパターンと隣り合って前記第１ラインパターンと平行した延在ラインと、前記第１ラインパターンの切断部位と隣接する領域で前記第１ラインパターン方向へ向かうように前記延在ラインから突出された少なくとも１つの突出パターンを含む２つの第２ラインパターンを含む。前記ラインパターン構造物は不良が減少し、簡単な工程を通じて形成されてもよい。 （もっと読む）

【課題】プラズマエッチングチャンバ内でデュアルドープゲート構造をエッチングするための方法を提供する。
【解決手段】エッチングされるポリシリコンフィルムを保護するパターンを設ける工程、次いで、プラズマが点火され、保護されていないポリシリコンフィルムのほぼすべてがエッチングされる。次いで、シリコン含有ガスを導入しつつポリシリコンフィルムの残りをエッチングする。また、エッチング処理中にシリコン含有ガスを導入するよう構成されたエッチングチャンバ。 （もっと読む）

【課題】所望のパターンを有する第１のマスクと、所望のパターンの開口部に拡散されるエッチング種の量を制御するための第２のマスクとを用いて、深さが場所によって変化する前記所望のパターンを半導体表面に作製するための方法において、エッチングに寄与するエッチング種の供給に前記深さの変化に対応した分布を設ける。
【解決手段】第１のパターン１４１０を有する第１のマスク１４０２の上層に、第２のパターンを有する第２のマスク１４１１を積層する積層マスクを基板１４０１上に形成し、前記第２のマスク１４１１は、側壁に傾斜を有する開口部１４１１Ｂと、平坦部１４１１Ａと、からなり、かつ、上面視で幅広部１４１５Ａおよび１４１５Ｂを有するパターンとする。 （もっと読む）

【課題】セルアレイ内部とセルアレイの端部とでパターンを均一に形成できる半導体装置の製造方法を提供すること。
【解決手段】 本発明は、第１の領域と第２の領域とが画定された基板上にエッチング対象層を形成するステップと、該エッチング対象層上に第１の開口を有する第１の感光膜パターンを形成するステップと、該第１の感光膜パターンの表面に遮光膜を形成するステップと、該遮光膜が形成された第１の感光膜パターン上に、前記第１の領域と第２の領域とを同時に露光して複数の第２の開口を有する第２の感光膜パターンを形成するステップと、前記第１の感光膜パターンと第２の感光膜パターンとをエッチングバリアとして、前記エッチング対象層をエッチングして複数のパターンを形成するステップとを含むことを特徴とする。 （もっと読む）

【課題】所望のパターンを有する第１のマスクと所望のパターンの開口部に拡散されるエッチング種の量を制御するための第２のマスクとを用いて、深さが変化する所望のパターンを半導体表面に作製するための方法において、エッチングに寄与するエッチング種を増大させること。
【解決手段】エッチングガスに塩素を用いてＲＩＢＥを行うと、図１７（ｂ）の構造が得られる。このエッチングにおいて、マスク厚の厚いＳｉＮ_xマスク１４１１からの塩素プラズマの寄与が大きく、マスク厚の薄いＳｉＯ₂マスク１４１０からの塩素プラズマの寄与は小さい。したがって、マスク幅の広い回折格子中央部ではマスク上で反応しない塩素プラズマが多量に開口部に拡散することにより開口部での塩素プラズマは高濃度になりエッチング速度が増加する。ここで用いるマスクは２段構造を有しており、１段構造に比べてより多くのエッチング種をエッチングに関与させる。 （もっと読む）

【課題】配線絶縁膜としてＳｉＯＣＨ膜を用いる場合に、ビアホールの開口径に依らず、その加工制御性を十分に得て、下層Ｃｕ配線の表面の組成のバラツキを十分に抑制する。
【解決手段】下層Ｃｕ配線３上に形成されている積層構造２０は、シリコンと炭素を含有するキャップ絶縁膜４と、キャップ絶縁膜４上に形成されている配線絶縁膜５としてのＳｉＯＣＨ膜を有する。積層構造２０にビアホール８、９を形成する工程は、第１及び第２ドライエッチングを組み合わせて行う。第１ドライエッチングでは開口径が小さいビアホール９のエッチングレートが、開口径が大きいビアホール８のエッチングレートよりも大きくなるようにＯ_２濃度が設定された第１混合ガスを用いる。第２ドライエッチングではビアホール８のエッチングレートがビアホール９のエッチングレートよりも大きくなるようにＯ_２濃度が設定された第２混合ガスを用いる。 （もっと読む）

【課題】生産性が向上し、かつ、半導体膜の導電膜からのはみ出し量が低減できる積層構造体及びその製造方法を提供すること。
【解決手段】本発明にかかる積層構造体は、半導体膜１５、ゲート絶縁膜１２、ソース電極１７、及びドレイン電極１８を有するものである。ゲート絶縁膜１２は、半導体膜１５下において、半導体膜１５の端から徐々に膜厚が薄くなるテーパー部を有する。ソース電極１７及びドレイン電極１８は、半導体膜１５上において、半導体膜１５のパターンからはみ出さないように形成され、半導体膜１５端からの距離が０以上０．３ｕｍ以下である。 （もっと読む）

【課題】パッド領域上での堆積物の生成を抑制することのできる、半導体装置の製造方法を提供する。
【解決手段】パッド領域を有する配線層群を形成するステップと、前記配線層群が被覆されるように、絶縁性のカバー層を形成するステップと、前記パッド領域が露出するように、前記カバー層をプラズマエッチングにより除去するステップとを具備し、前記パッド領域は、アルミニウムにより形成され、前記プラズマエッチングにより除去するステップは、炭素ラジカル及びフッ素ラジカルを発生させるＣＦ系ガスを用いて、前記パッド領域を露出させるステップと、前記露出させるステップの後に、塩素ラジカル又は塩素イオンを発生させるＣｌ_２系ガスを用いて、前記パッド領域の表面に生成した堆積物を除去するステップとを備える。 （もっと読む）

【課題】エッチングストップ層を有するシリコンの異方性ドライエッチングにおいて、高い垂直性とともに、良好な側壁形状を達成する。
【解決手段】本発明のシリコン構造体の製造方法は、いわゆるガススイッチングによるドライエッチングの過程で、高速エッチング条件を用いてエッチングする工程（ａ）により、そのシリコン領域のうち最もエッチング速度の速い場所が前記エッチングストップ層までエッチングされる前に、高速エッチング条件のエッチング速度から時間の経過とともにエッチング速度が低下する遷移エッチング条件を用いたエッチング工程（ｂ）を経て、遷移エッチング条件のうち最もエッチング速度の遅い条件のエッチング速度を持つ低速エッチング条件を用いて前記シリコン領域をエッチングする工程（ｃ）を備えている。 （もっと読む）

【課題】膜パターンが倒れないように半導体装置を製造する方法を提供する。
【解決手段】半導体装置の製造方法は、基板上にＳｉＯ_２膜の膜パターンを形成する工程と、ＳｉＯ_２膜の膜パターンを両側面から挟むように複数のＳｉ膜の膜パターンを形成する工程と、ＳｉＯ_２膜の膜パターンの上面と、複数のＳｉ膜の膜パターンの上面と露出した側面とを被覆するようにレジスト膜を形成する工程と、ＳｉＯ_２膜の膜パターンの上面が露出するまでレジスト膜の一部を除去する工程と、レジスト膜が除去された後に、露出したＳｉＯ_２膜の膜パターンをウェット処理により除去する工程と、ＳｉＯ_２膜の膜パターンが除去された後に、レジスト膜の残部をドライ処理により除去する工程と、を備える。 （もっと読む）

【課題】半導体素子の微細パターン形成方法を提供する。
【解決手段】被エッチング膜を備える基板上のセルブロック３４０内に第１方向に延びる第１部分５４２と、第１部分５４２と一体に形成されて第１方向とは異なる第２方向に延びる第２部分５４４と、をそれぞれ備える複数のモールドマスクパターン５４０を相互平行に配列されるように形成して、モールドマスクパターンブロック５４０Ａを形成するステップと、基板上に複数のモールドマスクパターン５４０それぞれの両側壁及び上面を覆う第１マスク層を形成するステップと、第１マスク層のうち相互隣接する２個のモールドマスクパターン５４０間で、モールドマスクパターン５４０の側壁を覆っている第１マスク層の第１領域は残り、第１マスク層を一部除去して第１マスクパターンを形成するステップと、を含む半導体素子の微細パターン形成方法。 （もっと読む）

【課題】高精度なドライエッチングを行うことができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、開口幅が小さい密集した複数の開口からなる密集パターンと、開口幅が前記密集パターンの前記開口幅よりも大きい開口からなる幅広パターンとを有し、前記幅広パターンの開口側の角度が１８０度未満の角近傍に切欠部を設けたレジスト膜を、エッチング対象上に形成する工程と、前記レジスト膜をマスクとして用いて前記エッチング対象に対しドライエッチングを行い、前記レジスト膜の前記密集パターン及び前記幅広パターンを転写する工程とを含む。 （もっと読む）

【課題】側壁転写技術を用いてライン及びスペースの各幅寸法を微細化した場合に、良好なラインパターンを形成する。
【解決手段】本発明の半導体装置の製造方法は、被加工材４上に犠牲膜５を形成する工程と、犠牲膜５上にライン幅とスペース幅の比率が１対１のラインアンドスペースパターンにパターニングされたレジスト膜６を形成する工程と、レジスト膜６をスリミングしてライン幅寸法をスペース幅寸法の１／３にする工程と、レジスト膜６をマスクにして犠牲膜５を加工した後、レジスト膜６を除去する工程と、犠牲膜５のラインアンドスペースパターンのラインの側壁部に側壁膜９を形成する工程と、犠牲膜５を除去した後、側壁膜９のラインパターンを囲むように枠状の保護パターンを形成する工程と、ラインパターンおよび保護パターンをマスクに、被加工材４を加工する工程とを備えてなる。 （もっと読む）