【課題】動作速度を向上し消費電力を低減しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板に第１の領域を画定する第１の素子分離絶縁膜と、半導体基板の第１の領域に形成された第１導電型の第１の導電層と、半導体基板上に形成され、第１の領域の一部である第２の領域に第１の導電層に接続して形成された第１導電型の第２の導電層と、第１の領域の他の一部である第３の領域に第１の導電層に接続して形成された第１導電型の第３の導電層とを有する半導体層と、半導体層内に設けられ、第２の導電層と第３の導電層とを分離する第２の素子分離絶縁膜と、第２の導電層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第３の導電層を介して第１の導電層に電気的に接続されたゲート電極とを有する。 （もっと読む）

【課題】作製工程を削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】島状半導体層を形成するためのフォトリソグラフィ工程及びエッチング工程を省略し、ゲート電極（同一層で形成される配線等を含む）を形成する工程、ソース電極及びドレイン電極（同一層で形成される配線等含む）を形成する工程、コンタクトホールを形成する（コンタクトホール以外の絶縁層等の除去を含む）工程、画素電極（同一層で形成される配線等を含む）を形成する工程の４つのフォトリソグラフィ工程で液晶表示装置を作製する。コンタクトホールを形成する工程において、半導体層が除去された溝部を形成することで、寄生チャネルの形成を防ぐ。 （もっと読む）

【課題】加熱による不具合の発生を回避した半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置１の製造方法は、表面に酸化膜、ゲートパターンおよび不純物イオン注入部を有し所定の深さに水素イオン注入部４１が形成されているＳｉ基板を用いてＳｉ薄膜トランジスタを形成しており、水素イオン注入部４１にマイクロ波Ｍ１を照射して水素イオン注入部４１を熱処理する照射工程と、照射工程の後、水素イオン注入部４１においてＳｉ基板を劈開剥離して、酸化膜、ゲートパターンおよび不純物イオン注入部を有するＳｉ薄膜を分離する剥離工程と、Ｓｉ薄膜を絶縁基板上に接合する接合工程とを含む。 （もっと読む）

【課題】コンタクト抵抗が低い半導体装置を提供する。
【解決手段】半導体装置は、第１導電型の半導体基板と、埋め込み酸化膜と、第２導電型の半導体層と、を備えるＳＯＩ基板に作られ、前記埋め込み酸化膜は、自己に穿設された、前記半導体基板と前記半導体層とを連通する、第１の開口を有し、前記半導体基板は、その表面部分に埋め込み状態に形成され、前記第１の開口内の前記半導体層の埋設部と互いに電気的に接続している、第２導電型の接続層を有し、前記半導体層及び前記埋め込み酸化膜を貫通して、前記接続層の表面部分に至る第２の開口内に埋め込まれて、側面において前記半導体層と電気的に接続し、底面において前記接続層と電気的に接続する、コンタクト電極と、を備える。 （もっと読む）

【課題】半導体基板上に開口部と段差を有する絶縁膜上に、エピタキシャル成長により半導体膜を形成した後研磨することにより、高精度に膜厚を制御された薄膜のＳＯＩ層を形成する際にも、ＳＯＩ層中に残留結晶欠陥が少なく結晶品質の高いＳＯＩウエハの製造方法を提供すること。
【解決手段】半導体基板１に、段差のついた第一第二絶縁膜２、３を形成し、該絶縁膜２、３の第二開口部５ｂにエピタキシャル層５ａ成長させ、該エピタキシャル層５ａが前記第二開口部５ａから横方向に延び、前記第二絶縁膜３を覆うように成長させた際のエピタキシャル膜厚を３μｍ以下に制御し、続いて、ＣＭＰ研磨により前記第一絶縁膜２をストッパとして該エピタキシャル層５ａを研磨し、前記第一第二絶縁膜２、３の段差の厚みとちょうど同じ厚さに制御されたＳＯＩ層を有するＳＯＩウエハとする。 （もっと読む）

【課題】可撓性基板上に信頼性の高い半導体装置を歩留まりよく作製する。
【解決手段】耐熱性を有する基板上にＴＦＴを形成される構造にて、前記耐熱性を有する基板とＴＦＴとの間に剥離層を形成する。さらに所望する半導体装置が形成される隙間（平面上で半導体装置と、半導体装置と、の間の領域）の、剥離層の膜厚を変える、すなわち剥離層に段差を設ける加工工程を有する。その後、可撓性基板に素子を転置する。この構造により、例え前記転置する工程にてクラックが入るのを避けられない状態でも、前記半導体装置が形成される間の段差に選択的にクラックが入りやすくすることにより、所望の素子自体へのダメージを避け、歩留まりを高くすることができる。 （もっと読む）

【課題】 ベース層と埋込絶縁層と活性層が順に積層されている積層基板を利用して形成されている半導体装置において、活性層を厚膜化することなく埋込絶縁層と活性層の境界に多結晶半導体領域を形成することができる技術を提供する。
【解決手段】 埋込絶縁層３０と活性層２０の境界３２の一部に、空隙を形成する空隙形成工程と、活性層２０の表面２０ａから活性層２０の深さ方向にトレンチを形成するトレンチ形成工程と、トレンチ形成工程で形成されたトレンチを介して空隙形成工程で形成された空隙にポリシリコン（多結晶半導体）を充填する工程を備えている。空隙形成工程とトレンチ形成工程は、空隙とトレンチが連通することを条件として、実施する前後関係が制約されない。 （もっと読む）

【課題】耐熱性の低い基板をベース基板とするＳＯＩ基板を用いて高性能な半導体装置を提供することを課題とする。また、機械的な研磨を行わずに高性能な半導体装置を提供することを課題とする。また、該半導体装置を用いた電子機器を提供することを課題とする。
【解決手段】絶縁基板上の絶縁層と、絶縁層上の接合層と、接合層上の単結晶半導体層と有し、単結晶半導体層は、その上部表面における凹凸形状の算術平均粗さが１ｎｍ以上７ｎｍ以下とする。または、凹凸形状の二乗平均平方根粗さが１ｎｍ以上１０ｎｍ以下であっても良い。または、凹凸形状の最大高低差が５ｎｍ以上２５０ｎｍ以下であっても良い。 （もっと読む）

【課題】 イオン注入時における素子形成領域と素子分離領域とのレジスト寸法差を所望の値以下とすることができ、デバイス特性の改善に寄与する。
【解決手段】 半導体基板１０１の素子形成領域１０２を囲むように素子分離溝を形成する工程と、この溝内に絶縁膜１０４を埋め込んだ後に平坦化することで素子分離領域１０３を形成する工程と、素子形成領域１０２にゲート絶縁膜１１１、ゲート電極１１２、ソース／ドレイン領域１１４，１１５を形成することでトランジスタを作製する工程と、素子形成領域１０２と素子分離領域１０３に跨るように、イオン注入のマスクとなるレジスト１２１のパターンを形成する工程とを含む半導体装置の製造方法であって、絶縁膜１０４の厚さを、所望耐圧を満たす膜厚以上に設定し、且つ絶縁膜１０４上のレジスト寸法と素子形成領域１０２上のレジスト寸法との差が極小値となる膜厚近傍に設定する。 （もっと読む）

【課題】生産コストを削減することができる半導体装置の作製方法の提案を課題とする。
【解決手段】ボンド基板の下に容器を配置した後、ボンド基板を劈開させることでボンド基板から形成される複数の第１の半導体膜を、容器に載置し、複数の第１の半導体膜を容器から拾い上げて、複数の第１の半導体膜どうしが離隔するようにベース基板に貼り、複数の第１の半導体膜をエッチングすることで、複数の第２の半導体膜を形成する半導体装置の作製方法。 （もっと読む）

【課題】生産コストを削減することができる半導体装置の作製方法、及び該作製方法を用いる製造装置の提案を課題とする。
【解決手段】ボンド基板（半導体基板）をベース基板（支持基板）に貼り合わせた後に、該ボンド基板を劈開させて半導体膜を形成するのではなく、先にボンド基板を複数箇所において劈開することで複数の第１の半導体膜（マザーアイランド）を形成してから、該複数の第１の半導体膜をベース基板に貼り合わせる。そして、上記複数の第１の半導体膜をそれぞれ部分的にエッチングすることで、１つの第１の半導体膜から単数または複数の第２の半導体膜（アイランド）を形成し、該第２の半導体膜を用いて半導体素子を作製する。複数の第１の半導体膜は、半導体素子が有する第２の半導体膜がレイアウトされるべき領域を少なくともカバーするように、上記レイアウトに合わせてベース基板に貼り合わせる。 （もっと読む）

【課題】ゲート絶縁膜を薄膜化可能としつつパターン精度を高めた薄膜トランジスタを提供する。
【解決手段】半導体層31を覆って基板21上に形成したゲート絶縁膜32に、半導体層31上に位置する第１領域41と、半導体層31の外方に位置し基板21からの距離が第１領域41より大きい第２領域42とを連続して設ける。半導体層31の端面近傍での電界集中を緩和し、ゲート絶縁膜32を薄膜化可能としつつパターン精度を高めることができる。 （もっと読む）

【課題】半導体装置の耐電圧を高めることにより、信頼性の高い半導体装置を提供する。
【解決手段】
シリコン層上に誘電体分離膜１２２、１３２を閉ループ状に形成することによりシリコン層上の第一の半導体層領域１２３、１３３を絶縁分離し、その内側に拡散抵抗１２４、１３４を形成する。第一の誘電体分離膜１２２、１３２の閉ループの外側には第二の半導体層領域１４３が形成されている。この第二の半導体層領域１４３は、第二の誘電体分離膜１４２により閉ループ状に囲まれて、配線１５１の電位を与えられている。サージ電圧が印加されたとしても、第二の半導体層１４３は二つの拡散抵抗１２４、１３４の中点電位に固定されているため、第一の半導体層１２３、１３３と第二の半導体層１４３との間の電位差が半減し、誘電体分離膜１２２、１３２の破壊を防ぐことができる。 （もっと読む）

【課題】高性能で安価な半導体装置及びその作製方法を提供することを目的とする。
【解決手段】基板上に、単結晶半導体基板にイオンを打ち込み前記基板に貼り付けた後熱処理を加えることにより残存させた単結晶半導体層を有する第１の領域と、非単結晶半導体層を有する第２の領域と、を設ける。また、劈開単結晶半導体層に不活性雰囲気中においてレーザー光の照射を行い、非単結晶半導体層には、少なくとも一度、大気雰囲気中においてレーザー光の照射を行うとより好ましい。 （もっと読む）

【課題】セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板（１２０）のバルク半導体領域（１１６）とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成する方法が提供される。
【解決手段】第１の開口部（２２８）は、トレンチ分離領域（１２４）の上を覆う共形層（１２６）に形成される。トレンチ分離領域（１２４）は、基板（１２０）のＳＯＩ層（１０８）と端部を共有してもよい。誘電体層（１１４）は、共形層（１２６）およびトレンチ分離領域（１２４）の上面を覆って付着されるのが望ましい。次に、誘電体層（１１４）および共形層（１２６）の第１の開口部（２２８）を通って延びる第２の開口部（４１６）を形成することができる。バルク半導体領域（１１６）の一部および共形層の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）は、第２の開口部（４１６）内に露出されるのが望ましい。その後、第２の開口部（４１６）は、金属または半導体のうちの少なくとも１つで充填されて、バルク半導体領域（１１６）および共形層（１２６）の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）の露出部分とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成することができる。 （もっと読む）

【課題】貼り合わせ不良を防止できるＳＯＩ基板の製造方法を提供する。
【解決手段】半導体基板の所定の深さの領域に脆化層を形成し、半導体基板上に絶縁層を形成し、半導体基板の外縁を脆化層よりも深い領域まで絶縁層側から選択的にエッチングし、半導体基板と、絶縁表面を有する基板と、を、絶縁層を挟んで重ね合わせて接合する。半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離する。 （もっと読む）

【課題】セルフヒーティングによる誤動作を低減し、より安定した動作を確保することができる信頼性の高い半導体装置を提供する。
【解決手段】半導体素子が有する半導体膜と基板の間に、冷媒を流すための空洞を有する。該空洞は、凹部を有する絶縁膜を半導体膜と基板の間に設けることで形成される。そして該絶縁膜は、空洞内へ冷媒を導入するための開口部と、空洞内から冷媒を排出するための開口部とを少なくとも有する。一方の開口部から導入された冷媒は、空洞内を流れ、他方の開口部から排出される。 （もっと読む）

【課題】より単純なプロセスで、従来よりも接合容量を低減し、低消費電力化を実現することが出来る半導体装置及びその作製方法を提供する。
【解決手段】ベース基板と、ベース基板上に形成された半導体膜と、半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された電極とを有し、半導体膜は、ゲート絶縁膜を間に挟んで電極と重なるチャネル形成領域を有し、半導体膜が有する凹部とベース基板の間に空洞が形成されており、チャネル形成領域は、凹部において空洞に接している。 （もっと読む）

【課題】応答速度が高く、かつ、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】基板上に、接合層と、前記接合層上に、絶縁膜と、前記絶縁膜上に、単結晶半導体層と、前記単結晶半導体層中に、チャネル形成領域と、低濃度不純物領域と、シリサイド領域と、前記絶縁膜とシリサイド領域の間に、希ガス元素を含む非単結晶半導体膜と、前記単結晶半導体層上に、ゲート絶縁膜と、ゲート電極と、前記ゲート電極の側面に、サイドウォールとを有し、前記非単結晶半導体膜により、前記シリサイド領域中の金属元素が前記チャネル形成領域に拡散するのが抑制される半導体装置及びその作製方法に関する。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を提供する。また、そのようなＳＯＩ基板を用いた半導体装置を提供する。
【解決手段】絶縁表面を有する基板若しくは絶縁基板に、単結晶半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、有機シランを原材料として成膜した酸化シリコン膜を用いる。本構成によれば、ガラス基板等の耐熱温度が７００℃以下の基板を用い、強固に接合したＳＯＩ層を得ることができる。すなわち、一辺が１メートルを超える大面積基板上に単結晶半導体層を形成することができる。 （もっと読む）