【課題】キャパシタ等のデバイスを構成する各層の結晶配向に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンからなる第２導電膜２１と、自己配向性を有する導電材料からなる窒化チタン層１２とが積層されている。 （もっと読む）

【課題】Ｔｉ及びＡｌを含有するほかに、Ｎを任意成分として含むことがあるアモルファス膜を成膜する方法を提供する。
【解決手段】 Ｔｉ及びＡｌを含むほかに任意成分としてＮを含むことがあるアモルファス膜であって、電気抵抗率が、６×１０^２Ω・ｃｍ以下の当該アモルファス膜を、スパッタリングターゲットとしてＴｉＡｌ合金を用い、下記のスパッタ条件で基板上に成膜する。（１）ＤＣパワーは、１ｋＷ以上かつ３ｋＷ以下である、（２）成膜室内の気圧は、６ｍＴｏｒｒ以上かつ１２ｍＴｏｒｒ以下である、（３）基板温度は、１００℃以上かつ３００℃以下である、及び（４）Ｎ_２ガスとＡｒガスとの混合スパッタガス中におけるＮ_２ガスの体積比率が０％以上かつ７０％以下である。 （もっと読む）

【課題】 結晶構造をコントロールすることによって，従来以上に低い抵抗を有する金属系膜を形成する。
【解決手段】 金属系原料ガスとして例えばＷＦ_６ガスを供給するステップと水素化合物ガスとして例えばＳｉＨ_４ガスを供給するステップとを，不活性ガス例えばＡｒガス，Ｎ_２ガスを供給するパージステップを介在させて，交互に繰り返し実行することによって，非晶質を含む第１タングステン膜を成膜する第１タングステン膜成膜ステップと，第１タングステン膜上に，上記ＷＦ_６ガスと還元性ガスとして例えばＨ_２ガスを同時に供給することによって，第２タングステン膜を成膜する第２タングステン膜成膜ステップとを含む。ＳｉＨ_４ガスを供給するステップ後のパージステップの実行時間を変えることにより第１タングステン膜が含む非晶質の割合をコントロールする。 （もっと読む）

【課題】 Ｃｕ膜の成膜速度を向上させるための基板処理方法およびこの基板処理方法を用いたＣｕ膜の成膜方法を提供する。
【解決手段】 例えば、表面にＲｕ膜が形成されたウエハＷを加熱処理して、Ｒｕ膜の表面に、Ｃｕとの格子不整合が小さい配向性を有する（００１）面または（００２）面を優先配向させる（ＳＴＥＰ３）。次に、例えば、熱ＣＶＤ法等によりＲｕ膜上にＣｕ膜を成膜する（ＳＴＥＰ４）。このＳＴＥＰ４では、Ｒｕ膜の表面の結晶性に依存して、Ｃｕ膜の成膜速度を大きくすることができる。 （もっと読む）

【課題】 幅の異なる銅配線上に金属キャップ層を形成する際に、幅の広い銅配線の表面を十分覆うために、金属キャップ層を形成にかける時間を長くすると、幅の細い銅配線上に形成される金属キャップ層が、配線の幅からはみ出し、ショートを引き起こす。
【解決手段】 幅の狭い銅配線の表面に金属キャップ層を形成するための時間を、幅の広い銅配線の表面に形成するための時間よりも短くする。この特徴により、幅の広い銅配線表面を十分に金属キャップで覆うことができ、幅の細い配線上に形成された金属キャップ層によるショートの発生を防止できる。 （もっと読む）

【課題】 細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供すること。
【解決手段】 基板１上に下地絶縁膜２、下地バリア層３、銅シード層４を順次成膜したのち、この銅シード層４上にフォトレジスト層５の配線溝６パターンを形成し、この配線溝６の底部に露出した銅シード層４上に銅配線層７を形成し（図２（ａ））、この層７上に保護層８を形成したのちこの層８をマスクとしてフォトレジスト層５、銅シード層４、下地バリア層３を順次エッチングして図２（ｅ）に示す銅配線層７のパターンを形成する。
この層７からの銅の拡散を防止するため表面に層間絶縁層を形成する。 （もっと読む）

【課題】 ボイドの移動経路となるバウンダリーが顕著に低減されるため、ＳＩＶ不良の発生を効果的に抑制することができ、信頼性の高い半導体装置を提供する。
【解決手段】 相対的に広幅の第２銅配線１１０，１２６の上面において、銅のグレインが数１０μｍ程度と非常に大きい。第２銅配線１１０，１２６の配線幅は０．３μｍ〜数１０μｍ程度であるので、第２銅配線１１０，１２６の上面において配線幅方向のバウンダリーが顕著に低減され、第２銅配線１１０，１２６とビア１１３との接続部分にボイドが集中・合一して大きなボイドが形成されることを抑制することができ、ＳＩＶの発生が効果的に抑制される。相対的に狭幅の第１銅配線１１１，１２７の面方位はＥＭ耐性を向上させるために主にＣｕ（１１１）であり、相対的に広幅の第２銅配線１１０，１２６の面方位はＳＩＶ耐性を向上させるために主にＣｕ（２００）である。 （もっと読む）

【課題】Ｓｉ基板上に成膜配線して半導体素子を形成することにより銅の利点である耐ＥＭ性や耐ＳＭ性を十分に生かして高度耐腐食性の微細化配線を持つ半導体素子を製造することができる高純度単結晶銅とその製造方法、更に得られた単結晶銅からなるスパッタリングターゲットおよび同ターゲットを用いて成膜した配線を有する半導体素子を提供すること。
【解決手段】銀と硫黄の合計含有量が０．１ｐｐｍ以下である純度９９．９９９９ｗｔ％以上の高純度銅を出発原料として用い、これを電気炉１内に配置した原料るつぼ５内に入れて溶解し、るつぼ底部の溶解滴下孔４から下方の単結晶鋳型６に溶解銅を滴下する。この間上部、中部、下部ヒーター１０、１１、１２により温度を調節し、石英外筒３内を真空排気装置２により排気する。炉底部には断熱トラップ８がありその外側に冷却水９が貫流する水冷フランジ７が配置されている。この装置の単結晶鋳型内に半導体素子の配線形成用ターゲット材として好適な高純度単結晶銅が得られる。 （もっと読む）

【課題】 配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ること配線層の形成方法および配線層を提供すること。
【解決手段】 ガラス基板１上に下地絶縁膜２の窒化シリコン膜を形成し、この上に下地金属層３を形成し、この上に金属シード層４を形成し、この金属シード層４上に金属配線層７を形成した配線層であって、上記金属シード層４は主として結晶面が（１１１）に配向し、平均結晶粒径が０．２５μｍ以上であり、上記金属配線層は膜厚が２００乃至１０００ｎｍであり、無電解めっき法で形成された層である。 （もっと読む）