【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【目的】コンタクトプラグ材料の基板への拡散を抑制する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、半導体基板２００と導通するコンタクトプラグとなるＣｕ膜２６０と、Ｃｕ膜２６０の少なくとも底面側に、半導体基板２００と接触して配置された柱状結晶構造をもつＴｉＮ膜２４２と、Ｃｕ膜２６０の少なくとも底面側に、ＴｉＮ膜２４２と接触して配置された、ＴｉＮのアモルファス膜２４４と、Ｃｕ膜２６０の底面側と側面側に、少なくとも一部がアモルファス膜２４４とＣｕ膜２６０とに接触して配置された、ＴｉＮ膜２４２材と同じ材料で柱状結晶構造をもつＴｉＮ膜２４６と、Ｃｕ膜２６０の側面側に配置されたＳｉＯ_２膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】インダクタのＱ値を向上させ、かつ、半導体装置の小型化の要求に応えることができる半導体装置を提供すること。
【解決手段】半導体装置１は、インダクタ１４１を含む配線を有し、絶縁層２１に形成された配線溝に前記インダクタ１４１を含む配線が埋設された銅配線層１４と、インダクタを含まず、他の絶縁層１５，１７，１９に形成された配線溝に埋設された銅配線層１１〜１３とが積層されている。
インダクタ１４１の平均グレインサイズが、インダクタを含まない銅配線層１１〜１３の配線の平均グレインサイズよりも大きい。 （もっと読む）

【課題】極めて微細な孔又は溝内に銅を埋め込むことができる、新たな銅配線の製造方法を提供する。
【解決手段】１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ使用環境下において１価の銅イオンと形成する錯体の溶解度が０．５ｇ／Ｌ以上の銅錯化剤、若しくは、１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ２価の銅イオンとの錯化定数が１×１０²⁰以下の値を示す銅錯化剤を１ｗｔ％以上と、水を１ｗｔ％以上と、銅成分とを含む電解液を強制攪拌しながら、被めっき体における配線接続孔又は配線溝内に銅を電気めっきする工程を備えた銅配線の製造方法によれば、攪拌の程度を調整することにより、微細孔への銅の埋め込み率を調整することができ、微細孔への銅の埋め込み率をより一層高めることができる。 （もっと読む）

【課題】水素バリア膜の下層との間においてエッチングの十分な選択比が得られると共に、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供すること。
【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２を被覆する層間絶縁膜１３を形成する工程と、Ｃ_４Ｆ_８ガススとＯ_２ガスとを少なくとも含む混合ガスを用いたエッチングにより層間絶縁膜１３及び水素バリア膜１２を貫通する貫通孔２１を形成する工程とを備え、Ｃ_４Ｆ_８ガスの流量がＯ_２ガスの流量に対して０．７７倍以上３．８倍以下である。 （もっと読む）

【課題】電子移動の性能を改善しまたリソグラフィープロセスステップを有利にする目的で、バリア層のアルミニウムの｛１１１｝含有率を上げる。
【解決手段】ＩＭＰ技術を用いて（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を堆積する場合に、Ｔｉ又はＴｉＮ_X である第１層の厚さを約１００オングストローム以上、〜約５００オングストロームまで（表面形状の幾何関係がこの厚みの上限を制限する）までの範囲に厚くし、ＴｉＮの第２層を約１００オングストローム以上約８００オングストローム以下（好ましくは約６００オングストローム以下）の範囲に薄くし、ＴｉＮ_Xの第３層の形成を制御してＴｉ含有率が約５０原子パーセントチタン（ストイキオメトリック）〜約１００原子パーセントチタンとなるようにすることにより、（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を改良することができる。第１層がＴｉＮ_Xである場合は、Ｔｉの原子パーセントは少なくとも約４０パーセントである。 （もっと読む）

【課題】形状劣化やバリアメタルの薄膜化を防止して、適正な配線形状と、必要十分な膜厚のバリアメタルを備えた多層配線構造と、その製造方法を提供する。
【解決手段】多層配線構造の製造方法において、下層配線（１２）を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝（１９）を形成する。前記溝の内壁及び前記下層配線上に第１バリアメタル（２１）を形成する。前記溝の前記内壁に位置する前記第１バリアメタルを残して、前記下層配線上の前記第１バリアメタルを除去する。前記下層配線の表面をウェット処理し、前記第１バリアメタル上及び前記下層配線上に、第２のバリアメタル（２２）を形成する。 （もっと読む）

【課題】バリアメタルが薄い場合でもＡｌ配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板１１上にＳｉＯ_２層間膜１３（酸化膜）を形成する。次に、ＳｉＯ_２層間膜１３上にＴｉ膜１８を形成する。次に、Ｔｉ膜１８上にＴｉＮ膜３２を形成する。次に、ＴｉＮ膜３２上にＡｌ配線３３を形成する。ここで、Ｔｉ膜１８を形成する工程において、圧力が０．３Ｐａ以下の雰囲気中で物理気相成長法を用いる。これにより、Ｔｉ膜１８とＳｉＯ_２層間膜１３との間にＴｉＯ_２膜３１が形成される。 （もっと読む）

【課題】半導体素子の透明電極などに利用可能な、導電性の高い金属化合物膜と、その簡便な製造方法を提供する。
【解決手段】結晶構造を有する酸化亜鉛などからなる金属化合物粒子１を含む粒子分散液をシリコン基板２に塗布し、金属化合物粒子を、基板平面方向にＣ軸配向する粒子が含まれるように基板に付着させる。この上に同じ金属化合物粒子を含む液を塗布し、付着した金属化合物粒子を核として結晶成長させる。焼成処理をして基板平面方向にＣ軸配向した金属化合物膜３の結晶粒を得る。 （もっと読む）

【課題】半導体プロセスにおけるボンディング又は検査時のプロービングの際に、パッド電極にかかる応力によって、パッド電極の下層の絶縁膜にクラックが発生することを防止する半導体装置を提供する。
【解決手段】半導体装置は、第１の絶縁膜と、第１の金属パターンと、第１の金属パターンの上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の金属パターンと、第２の絶縁膜中に形成された、第１の金属パターンと第２の金属パターンとを接続する第３の金属パターンとを備える。第３の金属パターンは、ネットワーク形状を有する連続した一つの構造体であり、第１の金属パターンの下方には、第１の絶縁膜を介して第１の金属パターンと電気的に絶縁された第１の配線が形成され、第１の金属パターンと第１の配線との間では電位が異なる。 （もっと読む）

【課題】結晶配向が揃った良好な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、第１の層間絶縁膜４の貫通孔４３に形成された第１プラグ導電層４４と、この第１プラグ導電層４４上に設けられた導電部材６１とを備えた半導体装置であって、第１の層間絶縁膜４上には、第１プラグ導電層４４に通じる孔部５４を有したスペーサ絶縁膜５１が形成され、この孔部５４内には、第１プラグ導電層４４に接続し、かつ、導電部材６１に接続するスペーサ導電部５２が埋め込まれて形成されている。スペーサ導電部５２は自己配向性を有する導電材料からなり、スペーサ絶縁膜５１上とスペーサ導電部５２上とは、平坦化処理されていることを特徴とする。スペーサ導電部５２を所定の厚さにすることで、第１プラグ導電層４３に確実に蓋することができ、結晶配向のずれが導電部材６１に伝わることが防止される。 （もっと読む）

【課題】ＣＭＰ（化学的機械研磨）法による金属膜の研磨をウエハ全体で過不足なく行うことが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、窪み５ａが設けられた絶縁膜５の上にバリア層６を形成する工程Ｓ５と、金属膜７の一部７ａが窪み５ａに埋め込まれるようにバリア層６の上に金属膜７を形成する工程Ｓ６と、一部７ａを残すように金属膜６をＣＭＰ法により研磨する工程Ｓ７とを具備する。バリア層６は、その配向性が半導体ウエハ１のウエハ面の全体で一様になるように形成される。よって、金属膜７の配向性がウエハ面の全体で一様になる。金属膜の結晶構造は、下地材料の表面状態の影響を受けるためである。金属膜の配向性の違いによりＣＭＰ法による研磨速度が異なるから、金属膜７の配向性がウエハ面の全体で一様であるとＣＭＰ法による研磨に過不足が生じることが防がれる。ゆえに、チップ歩留まりが向上する。 （もっと読む）

【課題】配線溝および接続孔の内部に、良好な埋め込み形状を有するＣｕ膜を電解めっきにより形成する。
【解決手段】半導体装置の製造方法であって、半導体基板上に絶縁膜１１を形成する工程と、絶縁膜１１に配線溝および接続孔の少なくとも一方の被埋め込み領域１２を形成する工程と、被埋め込み領域１２上に、導電性を有し、かつ被埋め込み領域１２の内部を埋め込まない厚さの非晶質膜１５を形成する工程と、非晶質膜１５上に被埋め込み領域１２の内部を埋め込む厚さの導電膜１６をめっきにより形成する工程と、を有する。 （もっと読む）

【課題】残留分極値を向上させることのできる誘電体キャパシタを提供する。
【解決手段】本発明にかかる誘電体キャパシタ１００は、基体１０上に形成されたＴｉＡｌＮ膜１２と、ＴｉＡｌＮ膜の上方に形成された第１電極２０と、第１電極の上方に形成された誘電体膜３０と、誘電体膜の上方に形成された第２電極４０と、を含み、ＴｉＡｌＮ膜は、結晶質であり、前記基体の表面と平行に（２００）面が優先配向している。 （もっと読む）

【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が、前記貫通孔２４内に埋め込まれたプラグ導電層２２と、該プラグ導電層２２上に埋め込まれた第２導電膜２１と、前記第２導電膜２１の表面部２１ａに形成されたアモルファス層とを有しており、前記プラグ２０表面のアモルファス層上に窒化チタン層１２が形成されている構成である。 （もっと読む）

【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置１００は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０は、前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンを含む導電材料からなる第２導電膜２１が形成されており、前記第２導電膜２１上には、自己配向性を有する導電材料からなる窒化チタン層１２（第３導電膜）が形成されている。 （もっと読む）

【課題】チタン／窒化チタン積層膜上にアルミニウム膜が形成されたアルミニウム配線を有する半導体製品の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】バリアメタル成膜用のチャンバ６５において、チャンバ６５内に窒素を含まない不活性ガスを導入してスパッタリングを行い、シャッタ上にチタン膜を堆積する工程と、シャッタをチャンバ６５内に備わる格納場所へ移動させた後、半導体ウエハＳＷをチャンバ６５内に設置する工程と、チャンバ６５内に窒素を含まない不活性ガスを導入して半導体ウエハＳＷの主面上にチタン膜を堆積する工程と、チャンバ６５内に窒素を含む不活性ガスを導入してスパッタリングを行い、チタン膜上に窒化チタン膜を堆積する工程と、アルミニウム成膜用チャンバ６６において、チャンバ６６内に不活性ガスを導入してスパッタリングを行い、窒化チタン膜上にアルミニウム膜を堆積する工程とを含む。 （もっと読む）

【課題】本発明は、小さなトレンチ中で拡大されたＣｕ結晶粒を得るための方法に関する。更には、半導体装置に使用される狭いトレンチおよび／またはビア中に電気化学的に堆積された銅中で、拡大された銅結晶粒を形成する方法、またはスーパー第２結晶粒成長を誘起する方法に関する。
【解決手段】再結晶した電気化学的に堆積された銅（ＥＣＤ−Ｃｕ）により充填された、少なくとも１つのトレンチおよび／または少なくとも１つのビアを含む半導体装置において、再結晶したＥＣＤ−Ｃｕの少なくとも８０％、８５％、９０％、９１％、または９２％が、[１００]方位で、少なくとも１０ミクロンの寸法を有する銅結晶粒からなる。 （もっと読む）

【課題】従来の半導体装置では、微細化したコンタクトホールでの安定したコンタクト抵抗と、信頼性の高いアルミニウム配線とを両立することはできないという課題があった。
【解決手段】本発明の半導体装置は、コンタクトホールの内部と配線形成部とに、配向の異なるバリア層を有する。このバリア層は、チタン膜と窒化チタン膜とチタン膜との３層構造であって、配線形成部に形成するバリア層の（００２）配向性がコンタクトホールの内部のバリア層の（００２）配向性よりも高い。このような構成とすることによって、安定したコンタクト特性と、高エレクトロマイグレーション耐性とを有する半導体装置を構成することができる。 （もっと読む）

【課題】信頼性の高い強誘電体メモリ装置を提供する。
【解決手段】本発明の強誘電体メモリ装置は、第１電極３２と第２電極３６との間に強誘電体層３４を有してなる強誘電体キャパシタ３０を備え、前記第２電極３６に接続される配線４４を有し、前記配線４４が、（１１１）面方位に配向を有する窒化チタンからなる第１配線層４１と、当該第１配線層４１上に形成され、（１１１）面方位に配向を有する窒化チタンアルミニウムからなる第２配線層４２と、を含むことを特徴とする。 （もっと読む）