【課題】剥がれの発生を防止することができる半導体装置を提供する。
【解決手段】半導体装置１のボンディングパット部１３は、ポリシリコン膜１３１と、ポリシリコン膜１３１上に設けられたバリアメタル膜１３３と、このバリアメタル膜１３３上に設けられたメタル電極１３４とを備える。ポリシリコン膜１３１のバリアメタル膜１３３側の表面の表面粗さは、３ｎｍ以上である。また、ポリシリコン膜１３１は、リンを実質的に含有していない。 （もっと読む）

【課題】製造工程の簡素化及び製造コストの低減が図れる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１からなる活性領域上にゲート絶縁膜１３ａ、１３ｂを介してゲート電極１４ａ、１４ｂを形成する。その後、ゲート電極１４ａ、１４ｂの側面上にサイドウォール１６ａ、１６ｂを形成する。そして、半導体基板１１上の全面に、絶縁膜１７を形成した後、絶縁膜１７にソース・ドレイン形成領域に到達するコンタクトホール１８ａ、１８ｂ、１８ｃを形成する。その後、絶縁膜１７及びサイドウォール１６ａ、１６ｂをマスクにして、Ｎ型不純物のイオン注入を行い、Ｎ型ソース領域１９ａ、１９ｃ及びＮ型ドレイン領域１９ｂを形成する。そして、コンタクトホール１８ａ、１８ｂ、１８ｃ内にコンタクトプラグ２０ａ、２０ｂ、２０ｃを形成する。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】薄膜抵抗素子の半導体基板上におけるレイアウト面積を小さくし、高集積化による基板の小型化を図ることが可能な半導体装置を低コストに提供する。
【解決手段】半導体装置１０では、第２配線層１５と複数個の第１配線層１３とがビアホール１６を介して接続され、ビアホール１６に対応した凹凸から成る段差が第２配線層１５の表面に生じているため、第２配線層１５の表面積が大きくなっている。そして、各配線層１３，１５によって薄膜抵抗素子１９が形成されているため、凹凸から成る段差による第２配線層１５の表面積の増大分だけ、薄膜抵抗素子１９に流れる制御電流Ｉｏの電流経路の長さが所定間隔Ｌ（各接続配線１７，１８の接続箇所１７ａ，１８ａの間隔）よりも大きくなっている。 （もっと読む）

【課題】薄膜トランジスタの特性及び表示装置の性能を向上させる。
【解決手段】基板４１上に多結晶シリコン膜４２が形成され、その上に多結晶シリコン膜の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。該絶縁膜上には、非晶質シリコン膜４５及び導電膜４６を有するゲート線が形成され、コンタクトホールを介して多結晶シリコン膜４２と接続している。また、ゲート線上に絶縁膜とデータ線が形成されている。このように、非晶質シリコン膜４５を設けて側面傾斜を多様にし、基板を熱処理して導電膜４６と非晶質シリコン膜４５の間の接着力を向上させることで、接触抵抗を低減することができ、薄膜トランジスタの特性及び信頼性が向上される。 （もっと読む）

半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層を堆積させる方法が提供される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、単一基板化学気相堆積チャンバ内で堆積される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、半導体デバイスにおいて電極層として用いることができる。一態様において、二ステップ堆積プロセスは、粗さが減少したナノ結晶粒サイズのポリシリコン層を形成するために提供される。 （もっと読む）

例えば電子デバイスなどで使用するために、導電性の線状構造を準備する方法、およびこのような方法によって形成するデバイスについて述べる。前記構造を準備するこのような方法の一例は、線状構造の形成を補助するために、表面テンプレートを使用した導電粒子の集合を使用する。前記構造はナノ規模で準備してよいが、最大でマイクロ規模でも準備してよい。
（もっと読む）

多層配線構造は、第１の層間絶縁膜と、前記第１の層間絶縁上に形成された第２の層間絶縁膜と、前記第１の層間絶縁膜中に形成され第１のバリアメタル膜で側壁面および底面が覆われた配線溝と、前記第２の層間絶縁膜中に形成され第２のバリアメタル膜で側壁面と底面が覆われたビアホールと、前記配線溝を充填する配線パターンと、前記ビアホールを充填するビアプラグとよりなり、前記ビアプラグは前記配線パターンの表面にコンタクトし、前記配線パターンは前記表面に凹凸を有し、前記配線パターンは、前記配線パターン中において前記表面から前記配線パターン内部に向かって延在する結晶粒界に沿って、前記表面におけるよりも高い濃度で酸素原子を含むことを特徴とする。
（もっと読む）

【課題】高アスペクト比の筒状コンデンサにおいては、筒状コンデンサホール垂直方向の下側の直径寸法は小さく、ＨＳＧシリコンの凝集により、狭窄化された空間ができる。狭窄化された空間には反応ガスが導入されないため局所的な容量絶縁膜の薄膜化となり、薄膜化に伴いリーク電流が発生する。筒状コンデンサにおける局所的な膜厚のバラツキをなくし、容量絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法を提供する。
【解決手段】筒状電極の直径寸法が小さい下部部分において不純物を高濃度としＨＳＧグレインサイズを小さく、又はＨＳＧ化しないことで、ＨＳＧの凝集を抑制する。ＨＳＧの凝集を抑制することで反応ガスが導入され、局所的な膜厚のバラツキをなくし、容量絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法が得られる。 （もっと読む）

【課題】 非感光性樹脂等からなる厚膜であっても、高精度のパターニングが可能なパターン形成方法を提供する。
【解決手段】 基板３上に第一のパターン１を形成し、その第一のパターン１の開口部４に被パターン材料からなる層２を形成し、その後、第一のパターン１を除去して被パターン材料からなる第二のパターンを形成する。この方法において、第一のパターン１が金属又は感光性樹脂からなるパターンであることが好ましく、被パターン材料が有機材料又は無機材料であることが好ましい。 （もっと読む）

【課題】アクティブマトリクス型液晶表示装置において、データライン等による反射光の干渉を抑止し、ＬＣＤパネルに虹状のむらが生じるのを防止する。
【解決手段】アクティブマトリクス型液晶表示装置において、距離的に周期性を有して配置されている構成要素、例えば、データライン１０、ゲートライン２０、補助容量ライン３０、能動層６１については、これらの表面に入射する外光による反射による反射光の干渉が生じ、虹状の表示むらが発生する。これらの表面に、複数の凹部及び凸部が形成し、互いに隣接する凸部の間隔及び互いに隣接する凹部の間隔に距離的な周期性がないようにすることで、反射光の干渉をなくす。距離的に周期性を有して配置されている構成要素の全てにそのような複数の凹部及び凸部を形成することが好ましいが、少なくとも１つの構成要素にそのような複数の凹部及び凸部を形成してもよい。 （もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）