【課題】電子回路の誤動作を防止でき、かつ、電力変換装置の小型化に寄与する複合半導体装置を提供する。
【解決手段】複合半導体装置１０は、第１の端子Ｇ１から入力される信号に応じて第２の端子Ｃ１から第３の端子Ｅ１へ電流を流す第１のパワー半導体素子１３と、第１の端子Ｇ２から入力される信号に応じて第２の端子Ｃ２から第３の端子Ｅ２へ電流を流す第２のパワー半導体素子１６が同一基板（チップ）２０内に形成された半導体装置であって、第２のパワー半導体素子１６の第３の端子Ｅ２は、第１のパワー半導体素子１３の第１の端子Ｇ１に電気的に接続されており、第１のパワー半導体素子１３の第２の端子Ｃ１の電位が時間経過とともに増加したとき、第１のパワー半導体素子１３の第２の端子Ｃ１から第２のパワー半導体素子１６の第１の端子Ｇ２に電荷をチャージする電流路を備えた。 （もっと読む）

【課題】容量素子と抵抗素子とを立体に構成した素子においては、その容量素子の上部電極と抵抗素子とが兼用されているため、容量素子の容量値を大きくできないという問題があった。
【解決手段】
本発明の半導体装置の構造は、容量素子と抵抗素子とを立体に構成しても容量素子の容量値を大きくすることができる。すなわち、容量素子の下部電極に凹部または段差部を設け、そこに上部電極を入り込むように設けている。このような構成にすることにより、上部電極と下部電極との接触面積が増えるため、上部電極を抵抗素子としていても、その抵抗値を下げることなく、容量素子の容量値を大きくすることができる。また、下部電極に凹部または段差部を設けているため、平坦化することができる。 （もっと読む）

【課題】 電気信号により抵抗値を連続的に変化させることが可能な小型の可変抵抗を提供する。
【解決手段】 電極Ｂは電極Ｃと間隙を挟んで対向するように一端が固定されている。電極Ｃにおける電極Ｂとの対向面には複数の突起状の抵抗体ｒが面状に配列されている。電極Ｄは、電極Ｃとの間に絶縁層２０４を挟んで電極Ｃに固定されている。電極Ａは、電極Ｂとの間に絶縁層２０９を挟み、電極Ｄと対向している。電極ＡおよびＤ間には、制御電圧が与えられる。制御電圧を大きくすると、電極ＡおよびＤ間の吸引力が大きくなって電極Ｂが電極Ｃに向かって撓み、電極Ｂと電極Ｃの抵抗体ｒとの接触面積が増加し、電極ＢおよびＣ間の抵抗値が低下する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に対し並列接続され、基板領域２１とキャパシタ２１０と抵抗２２０とを含む半導体スナバ２００とを備えている。抵抗２２０の少なくとも一部が、半導体スナバ２００の基板領域２１の一主面上に直接的にもしくは間接的に形成された、導電性材料からなる膜状の導電層１７を含み、かつ、抵抗２２０に電流が流れる際に、導電層１７に流れる電流の経路の少なくとも一部が、膜厚方向以外の方向へ流れる。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】新たな工程を追加しないで抵抗体の寄生容量を低減することの可能な半導体装置を提供する。
【解決手段】ｐ型半導体基板１０の表面に、絶縁膜１２、抵抗体１３、絶縁膜１４、導電体１５および絶縁膜１６をｐ型半導体基板１０の側から順に備える。抵抗体１３と導電体１５とは絶縁膜１４を貫通するコンタクト部１７によって電気的に接続されている。これにより、導電体１５、絶縁膜１４および抵抗体１３により形成されるＭＯＳ構造に起因して発生する寄生容量Ｃ_１０と、抵抗体１３の抵抗Ｒと、抵抗体１３、絶縁膜１２およびｐ型半導体基板１０により形成されるＭＯＳ構造に起因して発生する寄生容量Ｃ_１とによりＲＣ回路が構成される。 （もっと読む）

【課題】本発明は、半導体集積回路において容量素子を用いることのない電圧検出回路を提供することを目的とする。
【解決手段】半導体集積回路は、半導体基板と、半導体基板に形成される１つ又は複数のウェルと、１つ又は複数のウェル内に形成される１つ又は複数の拡散層と、配線層に形成される複数の配線と、１つ又は複数の拡散層と複数の配線との直列接続により第１の電位と第２の電位との間を接続する構成において、第１の電位と第２の電位との間にある第３の電位に設定される配線に接続され、第３の電位と基準電位とを比較する比較回路を含み、複数の配線のうちで第１の電位に設定される第１の配線は、少なくとも１つ又は複数のウェルのうちの第１のウェルと１つ又は複数の拡散層のうちで第１のウェルに形成される第１の拡散層とに接続されることを特徴とする。 （もっと読む）

【課題】同一基板上にＣＲ回路を有する半導体装置において、ＣＲ積の変動を抑える素子構造を提供する。
【解決手段】この半導体装置は、同一半導体基板６上に抵抗１と容量を有する半導体装置である。抵抗１と容量の第１電極２とは同一幅で一連に繋がった第１の導電体膜からなり、第１電極の横に配置された第２電極４は第１の導電体膜と同一物（同一組成、同一膜厚）の第２の導電体膜からなる。第１電極２と第２電極４との間に容量誘電膜３を備えている。抵抗１、容量の第１電極２および第２電極４を同一膜厚で形成することにより、抵抗１の膜厚と容量面積の一辺の長さとは同じ値に形成できる。そのため、抵抗１の膜厚と容量面積の一辺の長さの変動は、ＣＲ積としては相殺され、ＣＲ積の変動が小さい回路を提供することができる。 （もっと読む）

【解決手段】構造物および該構造物を製造する方法は、トレンチ・キャパシタのためのキャパシタ・トレンチ（ＣＴ）と、トレンチ抵抗器のための抵抗器トレンチ（ＲＴ）とを使用する。この構造物は一般に半導体構造物である。第１の例では、キャパシタ・トレンチ（ＣＴ）が、抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅寸法（ＬＷＣ）を有する。トレンチ線幅のこの違いが、トレンチ・キャパシタおよびトレンチ抵抗器を製造する効率的な方法を提供する。第２の例では、トレンチ抵抗器が、抵抗器トレンチ（ＲＴ）の周縁に導体材料（１８ａ、１８ｂ）を含み、抵抗器トレンチ（ＲＴ）の中心部分に抵抗器材料（２０）を含む。 （もっと読む）

【課題】 強誘電性薄膜素子の電極間の強誘電層の界面に沿って形成される漏洩通路を減少させ、制御する。
【解決手段】 開示されている強誘電性薄膜素子は、2つの電極の間における、該強誘電性薄膜素子と不動態層との間の界面に沿う漏洩通路を減少させまたは制御する不動態化構造を含む。また、このような素子を作製するための方法が開示されている。前記不動態化構造は開口を有する第1の不動態層を含み、該開口は、前記強誘電性薄膜層の一部分を露出させ、第2の不動態層が該開口を介して前記含み、該通路が前記強誘電性薄膜層に接することを可能にする。一実施の形態において、前記開口は、コンデンサの活性領域を包囲している矩形リングである。他の実施の形態において、第2の不動態層が第2の電極にも接し、該第2の電極の一部分も前記開口を介して露出する。他の実施の形態において、集積抵抗における前記薄膜層と不動態層との間の界面に沿って電流が流れる。 （もっと読む）

【課題】 出力波形の向上が可能な半導体装置を提供する。
【解決手段】 電源端子に接続され、所定の電流を供給する電流ドライバＤＲＶと、電流ドライバの出力端子に接続された配線層ＷＬと、配線層ＷＬと絶縁膜を介して対向するように配置され、少なくとも一部が接地されており、所定の抵抗を有する配線層Ｒと、配線層ＷＬと配線層Ｒとの間に寄生する容量と、配線層Ｒにおける所定の抵抗とを含むハイパスフィルタとを備える。 （もっと読む）

【課題】 高周波動作が可能で、製造コストの低減が可能な半導体装置及びその製造方法、キャパシタ構造体及びその製造方法を提供する。
【解決手段】 Ｓｉ基板３６と、Ｓｉ基板３６を貫通する貫通孔４０Ａ，４０Ｂに絶縁材３９を介して形成された貫通ビア４３Ａ，４３Ｂと、Ｓｉ基板３６の第１の主面に設けられ、貫通ビア４３と電気的に接続された薄膜キャパシタ４６と、第１の主面とは反対側のＳｉ基板３６の第２の主面に設けられ、貫通ビア４３Ａ，４３Ｂと電気的に接続された外部接続端子４４とを有するインターポーザ３０と、第１の主面側から貫通ビア４３と電気的に接続された半導体チップ２０等から構成する。Ｓｉ基板３６の厚さＭ１を貫通孔３８の直径よりも小さく設定する。 （もっと読む）

本発明は、多機能誘電体層を基板上、特に基板上に露出している金属配線系上に形成する方法に関する。本発明の目的は、銅による配線を形成するための多機能パッシベーション層を容易に形成する方法を提供するとともに、エレクトロマイグレーション、ストレスマイグレーション、および接着性を向上させる方法を提供することにある。本発明によれば、更なる金属層（５）を、露出した金属配線（３）の表面上に堆積することによって、本発明の目的は達せられる。この金属層は少なくともその一部が非導電性の金属酸化物に変換され、誘電体層となっている。
（もっと読む）