【課題】本発明は、同時測定を行うチップに関わる不要な干渉を最小限にする半導体ウェハ、当該半導体ウェハをテストするためのプローブ装置、プローブ装置ごとの相関を気にすることなく、治具の製作が可能となるウェハテスト装置及びウェハテスト方法を提供する。
【解決手段】本発明の半導体ウェハは、複数の半導体チップが形成されており、複数の半導体チップは、ｎ個（ｎは２以上の整数）の半導体チップが３６０／ｎ度ずつ回転して配置され、かつ上記ｎ個の半導体チップそれぞれの間に１つ以上の半導体チップが挟まれて配置された配置パターンを基本単位とし、当該基本単位を複数繰り返すように配置されている。 （もっと読む）

【課題】様々なオン抵抗の素子を容易に製造することができる半導体装置、半導体集合部材及び半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、素子部と、第１の電極部と、第２の電極部と、延出部と、を備える。素子部は、基板に設けられる。第１の電極部は、素子部の上に設けられ、素子部と導通する。第２の電極部は、素子部の上において第１の電極部と離間して設けられ、素子部と導通する。延出部は、素子部の上に設けられ、第１の電極部及び第２の電極部の周縁部から基板の周縁部に向けて延出して設けられる。 （もっと読む）

【課題】全パッドにプローブ針を立てなくとも、コンタクトテスト行うことのできる半導体装置を提供する。
【解決手段】半導体装置１は、テスト信号出力回路１１Ａ〜１１Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・に所望の電位またはハイインピーダンス状態を与えるテスト用信号を出力し、レジスタ１２Ａ〜１２Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・と内部回路１００とを接続する配線Ｌ１〜Ｌ５、・・・上の信号を取り込む。レジスタ１２Ａ〜１２Ｄ、・・・は、シフトレジスタを形成し、シフト動作を行うことにより、取り込んだ信号をテスト用パッドＴＰ１へ出力する。 （もっと読む）

【課題】手間を要さずに回路部のテストを行うことができ、スクライブ領域の有効活用を図ることができ、半導体チップを安定的に製造することができ、非接触で外部との通信を行うことができる半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ形成領域１４Ｂと、半導体チップ形成領域１４Ｂ間に位置するスクライブ領域１４Ａとが形成された半導体ウェハ１１と、半導体ウェハ１１上に設けられた複数の半導体チップの回路部１２と、各半導体チップ形成領域１４Ｂ内に設けられ、各回路部１２に電気的に接続される複数の第一の導電層１３と、第一の導電層１３同士をスクライブ領域１４Ａの一部をまたいで電気的に接続する第一の接続部１５とを有する。第一の導電層１３および第一の接続部１５のいずれか一方に、外部電源供給用あるいは接地用のパッド１６が接続される。半導体装置１は、回路部１２に接続され、容量結合あるいは誘導結合により外部との通信を行う通信部Ｔを有する。 （もっと読む）

【課題】冗長回路が搭載されていない集積回路などであっても冗長することができる半導体装置およびその冗長化方法を提供する。
【解決手段】半導体装置１０は、第１の回路ブロック１１ａが形成されたウェーハＷＦＡと、ウェーハＷＦＡと所定間隔を隔てて重ね合うように配置される冗長回路ブロック２０と、を有する。そして、第１の回路ブロック１１ａは、第１の回路ブロック１１ａに入出力すべき信号の入出力先を第１の回路ブロック１１ａから冗長回路ブロック２０に切り替えるための端子と、第１の回路ブロック１１ａから冗長回路ブロック２０への切り替えの際に、ウェーハＷＦＡと冗長回路ブロック２０との間隔を隔てる導電性の接続部（バンプ）とを有する。このとき、接続部は、端子と第２の回路の所定端子との間に形成される。 （もっと読む）

【課題】半導体チップ上に容易にキャパシタを形成できる半導体装置の構造、およびその製造方法を提供する。
【解決手段】半導体チップ１３の上方に形成された第１絶縁層２０と、第１絶縁層２０の面上に形成された第１配線２１および第２配線２２と、第１配線２１および第２配線２２の上に形成された第２絶縁層２６と、第２絶縁層２６の一部が開口され第１配線２１の一部を露出させる第１開口部２７と、第２絶縁層２６の一部が開口され第２配線２２の一部を露出させる第２開口部２８と、第１配線２１の第１開口部２７に配置された誘電体材料で形成された誘電体層３０と、第２開口部２８から誘電体層３０を覆う導電層３２ａと、を備え、第１配線２１と第２配線２２とが誘電体層３０を介して導電層３２ａにて接続されることで、第１配線２１と第２配線２２との間に平行平板型のキャパシタが形成されている。 （もっと読む）

【課題】ワイヤボンディング評価と電気特性評価ができるとともに、大きさの異なる評価用チップを同じウェハから得られ、また、評価用チップ全体の評価ができる半導体回路のパッケージ評価用ウェハを提供する。
【課題の解決手段】四辺に沿ってともに複数のワイヤボンディング評価用パッド５ａ〜５ｈと電気特性評価用パッド４ａ〜４ｄを設けるとともに、半導体回路素子を形成するのに十分な大きさを有する単位チップ２を複数形成してなり、所望数の単位チップ２毎に切り出して、評価対象となるパッケージの内部に収納し、そのパッケージによる影響を電気的に評価するウェハ１で、このウェハ１内に、ワイヤボンディング評価用パッド５ａ〜５ｈに接続したワイヤボンディング評価用配線６ａ〜６ｄ，７ａ〜７ｄと、電気特性評価用パッド４ａ〜４ｄに接続したウェハ１全域に及ぶ電気特性評価用配線８ａ〜８ｈを、互いに絶縁状態で設ける。 （もっと読む）

【課題】半導体ウェハ状態での一括検査を実現するための半導体装置を提供する。
【解決手段】半導体集積回路１００に対して検査回路１１０を１つ設け、第１の検査回路用電源端子１１１と半導体集積回路１００の電源電極１０１との間に電流経路を形成する。検査回路１１０は、電源電極１０１に対して第１の検査回路用電源端子１１１が低電位になると、その電位差の増加に応じて増加する電流を前記電流経路に流し、そのときの電源電極１０１の電位を基に短絡故障の有無を判定して、その判定結果を短絡故障情報として記憶する。逆に高電位になると、短絡故障情報が短絡故障なしを示す場合、電源電極１０１が検査回路１１０の検査電源電圧端子１１５と同電位になるように前記電流経路を制御し、短絡故障情報が短絡故障ありを示す場合、前記電流経路が遮断されるように前記電流経路を制御する。 （もっと読む）

【課題】インダクター、キャパシター及び抵抗を半導体基板上の配線に組み込んで、高密度実装を容易にすることが可能な半導体パッケージ及びその製造方法を提供する。
【解決手段】一主面に電極パッド１１ａ及びパッシベーション膜１２が形成されている半導体基板１０と、半導体基板１０を覆うように設けられた第１の絶縁膜２０と、第１の絶縁膜２０の上に設けられた再配線層３０と、第１の絶縁膜２０及び再配線層３０を覆うように設けられた第２の絶縁膜４０とを少なくとも有する半導体パッケージ１において、再配線層３０にインダクター３及び抵抗４を形成するとともに、電極パッド１１ａ上には下部電極２ａ／誘電体層２ｂ／上部電極２ｃの３層構造からなるキャパシター２を形成し、該キャパシター２を第１の絶縁膜２０に形成された開口部２１ａを通じて再配線層３０と電気的に接続する。 （もっと読む）

【課題】 半導体集積回路装置の静的消費電流テストを、一枚のウェーハ上で、複数の半導体集積回路装置で同時に行っても、半導体集積回路装置個々の静的消費電流特性を、高い精度で測定できる半導体集積回路装置を提供すること。
【解決手段】 少なくとも２つ以上の第２導電型の第１の半導体領域２２と、半導体基板と絶縁され、第１の半導体領域２２に形成された第１導電型の第２の半導体領域２５と、少なくとも２つ以上の第１の半導体領域２２を分離、かつ隣接して形成し、第１の半導体領域２２と第２の半導体領域２５とに形成される半導体素子により構成された半導体集積回路部と、半導体集積回路部に動作電圧を与えるために、第１の半導体領域２２と第２の半導体領域２５に少なくとも１つの高電位及び低電位電源端子と、少なくとも２つ以上の第１の半導体領域２２を分離、かつ隣接して形成された領域以外に、基板にバイアス電位を印加する端子５０３を具備する。 （もっと読む）

【課題】半導体集積装置内の配線に生じる応力の集中を緩和して、その電気的な信頼性を高く維持することのできる半導体集積装置及びその製造方法を提供する。
【解決手段】ＣＣＤイメージセンサの形成された半導体チップ１００と同半導体チップ１００と図示しないガラス基板とを貼り合せるエポキシ樹脂３１０との上には、シリコン酸化膜１２０が形成されている。そして、このシリコン酸化膜１２０上には、外部配線４１０を介して、外部端子と半導体チップ１００に形成された上記ＣＣＤイメージセンサとのコンタクトをとる内部パッド１４０が形成されている。この内部パッド１４０には、同内部パッド１４０の電極幅よりも線幅の細い内部配線１５０が接続されている。この内部パッド１４０は、半導体チップ１００の上方に迫り出すように形成されている。 （もっと読む）

【課題】 新規な方法は，大幅なＮＲＥの減少と数の柔軟性を備えたＡＳＩＣを提供する。本発明は，半導体基板上を提供し，当該半導体基板上に，複数のエリアＩ／Ｏを含むボーダレスロジックアレイが形成し，デバイスをパッケージングするために，該エリアＩ／Ｏの少なくともいくつかを再分配する再分配レイヤを形成する；ステップを含む集積回路の製造方法を含む。製造は，ダイレクトライト電子ビームを利用できる。カスタマイズ過程は，同じ基板上で，数が相違する様々なデバイスの種類を製造できる。
（もっと読む）

バルク性基板上に多層能動素子を製造する方法が開示される。多層微小電気機械および微小流体素子は、素子の分解された層がある または、弱い結合領域上の所定の弱いおよび強い結合領域の層を有する基板に製造される。所定の弱いおよび強い結合領域の層を有する基板に製造される多層集積回路が開示される。任意の数の層は、基板上に所定の素子を作成するため、結合され、スタックされることができる。また、層とその装置の上との間の相互接続を形成するため、エッジ相互接続を作成する方法および基板を通じたバイアが開示される。 （もっと読む）

【課題】 ウェハー状態で半導体素子のバーンイン検査等を行い、且つ電極端子の下層回路および周辺の上層不導体層の破壊を防止する。
【解決手段】 半導体ウェハー２１に形成する位置合わせパターン２５が、検出部電極端子３８と導通部電極端子３９を有し、検出部電極端子３８は間隔を設けて導通部電極端子３９の周囲を囲み且つ一部が開放される形状をなす。 （もっと読む）