【課題】出力バッファを含む半導体集積回路のテストにおける、不要な不良品判定を減らし、歩留の改善を図る。
【解決手段】ＬＳＩ２０内に、ＬＳＩテスタ３０による、出力バッファのテストを補助するための構成（スイッチ切換手段１０，特性記憶メモリ１１，補正電圧算出手段１２，リミッタ１３）を設ける。まず、各出力段トランジスタ（Ｍ１，Ｍ２）の電圧／電流特性を実測し、特性記憶メモリ１１に記憶されている特性と比較し、同一性を調べる。同一性が肯定されない場合には、補正電圧算出手段１２が、両特性の差異に基づき、ＬＳＩ２０の規格に抵触しない範囲内で、最適な入力電圧レベルを算出し、これに基づき、再検査を行い、運悪く不良品と判定されていたものを救済する。 （もっと読む）

【課題】 セルフターンオンを防止し、電源変換効率を大幅に向上できる半導体装置を提供する。
【解決手段】 ハイサイドスイッチとローサイドスイッチと２つのドライバとが１パッケージ化された電源用システムインパッケージにおいて、ローサイドスイッチのゲート−ソース間に補助スイッチが内蔵され、このローサイドスイッチのローサイドＭＯＳＦＥＴ３と補助スイッチの補助ＭＯＳＦＥＴ４とは同一チップ上に構成されることで、セルフターンオンを防止できるため、閾値電圧の低いローサイドＭＯＳＦＥＴ３が搭載可能になり、電源変換効率が大幅に向上する。さらに、補助ＭＯＳＦＥＴ４のゲート駆動は、ハイサイドＭＯＳＦＥＴ２のドライバを利用することで、新たな駆動回路を設ける必要もなく、また既存製品と同一ピン配置で実現でき、置き換えが容易である。 （もっと読む）

【課題】 Ｉ／Ｏ端子の信号状態を任意に設定することにより、Ｉ／Ｏバッファの貫通電流を防止するとともに、該Ｉ／Ｏバッファにおけるリークテストを可能にする。
【解決手段】 Ｉ／Ｏバッファ部１２ａには、状態設定回路１６が設けられている。この状態設定回路１６は、設定レジスタに格納された制御信号Ｉ１〜Ｉ３の組み合わせに応じてＩ／Ｏ端子Ｐの信号状態を任意に設定する。これにより、本来、信号保持状態に設定されるＩ／Ｏ端子Ｐであっても、一時的に、状態設定回路１６によってＩ／Ｏバッファ部１２ａをＨｉ−Ｚ状態にすることにより、Ｉ／Ｏバッファ部１２ａの良否をテストするリークテストを行うことが可能となり、半導体集積回路装置の信頼性を向上させることができる。 （もっと読む）

【課題】 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージを提供する。
【解決手段】 集積回路マルチチップパッケージ／集積回路装置では、第１チップのロジック回路に必要な入力信号が第２チップのロジック回路にも必要な場合に、同期化器を経由して、第１チップと第２チップそれぞれのロジック回路に同時に入力信号を伝達する。３つ以上のさらに多くのチップを一つのパッケージ内にパッケージングする場合にも、同期化器を経由した該当入力信号を他のチップにも選択的に伝達できる。 （もっと読む）

【課題】 半導体装置の集積回路の、配線の切断を含む回路修正を容易に行う事を可能とする。
【解決手段】 基板上に、多層配線構造を有する複数のプリミティブセルが形成された半導体装置であって、前記プリミティブセルは、論理回路を有する機能セルと、配線セルとを含み、前記配線セルは、複数の前記機能セルを電気的に接続する配線部を有し、当該配線部は、前記多層配線構造の最上位層配線からなる最上層接続配線であることを特徴とする半導体装置。 （もっと読む）

【課題】レベルシフターの損傷を抑えることを可能にする静電放電（ＥＳＤ）防止用レベルシフターを提供する。
【解決手段】第一の信号を受信し、第二の信号を出力するためのＥＳＤ防止用レベルシフターを提供する。前記レベルシフターはインバータ、電圧コンバータ、第一のＥＳＤクランプ回路、第二のＥＳＤクランプ回路を備える。前記インバータは前記第一の信号を受信し、第一の反転信号を出力する。前記電圧コンバータは、前記第一の反転信号を受信する第一の入力端子、前記第一の信号を受信する第二の入力端子、前記第二の信号を出力する出力端子を備える。前記第一のＥＳＤクランプ回路の第一および第二の端子は、前記電圧コンバータの前記第一の入力端子および第二の接地電圧にそれぞれ接続される。前記第二のＥＳＤクランプ回路の第一および第二の端子は、前記電圧コンバータの前記第二の入力端子と前記第二の接地電圧にそれぞれ接続される。 （もっと読む）

【課題】集積回路のチップを保護するためのチップ保護装置及びその方法を提供する。
【解決手段】 チップ内に配置された保護装置は、パスワードを復号して復号信号を出力するための復号回路と、この復号回路に結合され、復号信号によって使用可能化信号を出力するための安全回路とを備えている。この集積回路は、上記使用可能化信号によってチップの所望の機能を使用可能にする。こうして、本保護装置は、チップが複製されることを防止することができる。 （もっと読む）

【課題】 半導体装置に記憶された情報のセキュリティ性を向上させる。
【解決手段】 半導体チップ３の集積回路に駆動電圧を供給する電源電圧供給用の配線５Ａ，５Ｂを、半導体チップ３の主面を覆うように配置し、半導体チップ３に記憶された情報を解析するために配線５Ａ，５Ｂを除去してしまうと集積回路が動作せず、情報解析ができないような構成とした。また、配線５Ａ，５Ｂの加工を検出する加工検出回路を設ける。加工検出回路が配線５Ａ，５Ｂの加工を検出すると、集積回路にリセットをかけるように構成する。これにより、半導体装置に記憶された情報のセキュリティ性を向上させることができる。 （もっと読む）

本発明は、半導体素子の給電電圧を受動的に安定化するための装置に関する。素子から構成される標準セル１０の配線に使用される横方向領域１１内に、第１導電形ｎの第１層３に第２導電形ｐの領域５３，５４が組み込まれている。ここでは境界面に障壁層が形成され、この障壁層のキャパシタンスが、給電電圧Ｖ_DD，Ｇｎｄをサポートするために利用される。このために第２導電形ｐの領域５３，５４は、同じ導電形ｐの基板１に接続されるか、または第２導電形ｎを有する標準セル１０内のウェル３６に接続される。
（もっと読む）

【課題】 面積やコストの増大を生じることなく高いＥＳＤ耐性を実現することのできるＥＳＤ保護回路を提供する。
【解決手段】 端子２０と接地端子３０の間に接続されるＥＳＤ保護回路１は、３段のダーリントン接続のトランジスタ１１〜１３と、トランジスタ１３のベースと接地端子３０間に接続されてトランジスタ１３の耐圧を向上させる抵抗１４と、トランジスタ１３の導通開始電圧調整のために端子２０とトランジスタ１１のベース間に接続されるダイオード１５〜１７を有する。端子２０へ高電位のＥＳＤが入力されるとダーリントン接続されたトランジスタ１１〜１３が急速に導通し、トランジスタ１３が端子２０の電荷を接地端子３０へ向かって大電流で引き抜く。 （もっと読む）

【課題】 回路規模を簡素化することが可能なスキャンテスト回路を得る。
【解決手段】 半導体集積回路のフリップフロップを１本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第１の位相のスキャンクロックで動作させるものと、第１の位相に反転した関係の第２の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する１本のスキャンパスとした。 （もっと読む）

【課題】 半導体集積回路において、効率的に内部回路を保護する技術を提供する。
【解決手段】 Ｐ^＋拡散層１１４ｂを取り囲むようにＮ型拡散層１１５が形成されている。このため、寄生ダイオード１２４の周囲のＮ型不純物濃度は、Ｎ型拡散層１１５が形成されることでＮ型不純物量が増加することにより、コレクタ電極に接続されている寄生ダイオード１２４の耐圧がエミッタ電極に接続されているダイオード１２２の耐圧よりも低く設定される。すなわち、ダイオードの耐圧は当該ダイオードの周囲の不純物濃度の高低によって定まり、不純物濃度が高いほど耐圧が低くなるからである。したがって、寄生ダイオード１２４は逆方向に電流が流れやすいため、高電位電源１０２と低電位電源１０３の間に接続されている寄生ダイオード１２４のクランプ能力が向上され、電源端子に印加された静電気による内部回路１２１の損傷の発生を抑制することができる。 （もっと読む）

【課題】　デュアルバンド送受信用半導体集積回路の低雑音増幅器と受信ミキサの周波数特性を劣化させない。
【解決手段】　低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器を配置する。接地ピン同士、及び高周波信号ピン同士が隣接しない配置とする。低雑音増幅器の接地ピンと、バイアス回路の接地を分ける。高周波信号線同志が交差しないピンレイアウトとする。 （もっと読む）