【課題】 本発明は半導体装置を実装基板に所定のスタンドオフを持ってフリップチップ接合した電子装置等に関し、簡単なかつ低コストな構成でパッケージ基板と実装基板を所定のスタンドオフで支持することを課題とする。
【解決手段】 バンプ２８を有するパッケージ基板２６を有する半導体装置２２と、この半導体装置２２がフリップチップ接合されるシステムボード２３と、パッケージ基板２６をシステムボード２３上に支持するタンドオフ機構４０とを有する。また、タンドオフ機構４０を、スタンドオフ部材４１と装着孔４２とにより構成する。装着孔４２は、システムボード２３に形成する。また、スタンドオフ部材４１は、装着孔４２に挿入される挿入部４４と、スタンドオフＨに対応した高さを有すると共にシステムボード２３に相対変位可能に当接してこれを支持するスタンドオフ部４３とを有する構成とする。 （もっと読む）

【課題】 テープ基板における認識エラーの発生を防止する。
【解決手段】 ＴＣＰ６のテープ基板２において、アライメントパターン２ｅの周辺にこのアライメントパターン２ｅより厚い保護パターン２ｆが絶縁膜で形成されていることにより、アライメントパターン２ｅがテープ巻き取り時やテープ搬送時にスペーサテープ等と接触して擦れることを防げるため、アライメントパターン２ｅの擦れやアライメントパターン２ｅにキズが形成されることを防止でき、ＴＣＰ６の組み立てや実装基板への実装時の位置認識カメラによる認識エラーの発生を防止できる。 （もっと読む）

【解決課題】
ウェハを積層して積層型半導体装置を製造するとき、重ね合わせるウェハ上のマークを検出してウェハ間のアライメントを行う。この時、すでに積層されたウェハを観察するとウェハ上のアライメントマークが複数個視野内に入り、検出精度が低下する。このために重ね精度が低下して積層型半導体装置の製造歩留まりが悪くなる。
【解決手段】
隣接して積層されるウェハ上のマークを互いに所定の間隔を有して形成する。これにより、例え同じ視野内に複数のマークが入ってもマークの分離が容易になる。
（もっと読む）

【課題】 小型で高信頼性のある半導体装置及びその製造方法を提供することにある。
【解決手段】 基板６と、基板６に形成された配線パターン８，１０と、基板６に搭載され、配線パターン８，１０に電気的に接続された半導体チップ１２、基板６の半導体チップ１２が搭載される面とは反対の面に設けられ、基板６と半導体チップ１２との位置合わせに用いるアライメントマーク１６と、を有してなる。アライメントマーク１６は、半導体チップ１２搭載領域に対向する位置に設けられてなる。 （もっと読む）

【課題】半導体装置と回路基板との接続を補強する補強用電極ランドの配置、及び形状変更を行って、接続強度を向上させる。
【解決手段】通常の電気的接続用の電極ランド４と同サイズの電極ランドを集合させることにより、接続を補強する補強用電極ランド１４を形成する。補強用電極ランド１４を設けることで、回路基板への接続強度は２０〜２５％向上する。このとき補強用電極ランド１４の配置は、電気的接続用の電極ランド４を配列した最外周列のライン上より内側の位置であり、補強用電極ランド１４を形成する電極ランドの各１点が接触した配置、形状が望ましく、電極ランド４の最外周列のライン上より内側位置に配置することによって、接続強度は３０％以上向上する。さらに、補強用電極ランド１４のはんだペーストはドーナツ型での溶融状態となるため、外的負荷を中央内部の中空部１４’で吸収し接続を補強できる。 （もっと読む）

【課題】駆動素子の複数の端子を液晶表示パネルの接続端子に精度良く搭載する。
【解決手段】駆動素子７をボンディング位置に移動させ、そのアライメントマーク９を含む２つの部分を、定位置に配置された撮像手段２９ａ，２９ｂにより撮像した後、駆動素子７を後退させ、ボンディング位置に表示パネル１を搬入してその位置合わせマーク６を含む２つの部分を前記撮像手段２９ａ，２９ｂにより撮像し、駆動素子７の２つの部分の撮像画像中のアライメントマーク位置と、表示パネル１の２つの部分の撮像画像中の位置合わせマーク位置とを検出して駆動素子７に対する表示パネル１の算出されたずれ量が予め定めた許容値を越えたときに、前記表示パネル１の位置を修正してその２つの部分のずれ量の算出とを繰返し、算出されたずれ量が許容値内であるときに、前記駆動素子７を再びボンディング位置に移動させて表示パネル１にボンディングする。 （もっと読む）