【課題】電子部品の実装後に、電子部品の端子と、各種の電極との電気的な接続状態の良否確認を目視にて容易に行うことが可能な実装構造体を提供する。
【解決手段】実装構造体は、基材及びその面上に形成された突起状の電極を含む電子部品と、それを実装する透明基板とを含む。電極は、電極パッド、弾性を有する突起体、それらの各表面を覆う導電膜を含む。透明基板は導電膜と接続された端子を含む。基材の面上には、電子部品の実装時の圧力により弾性変形する電極の変形量に対して所定の割合の変形量にて弾性変形する突起状のダミー突起が設けられ、透明基板においてダミー突起に対応する位置には、透明基板の前記面と逆側の対向面を通してダミー突起の変形量を確認するためのパターンが設けられている。これにより、目視にてダミー突起の変形量を確認でき、これに基づき電極の変形量を間接的に確認でき、電子部品の端子と各種の電極との電気的な接続状態の良否確認できる。 （もっと読む）

【課題】製造工程を簡素化しつつ、接続信頼性を向上することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ウエハの、各半導体チップ形成領域における電極形成面上に突起部をそれぞれ形成し、突起部の形成されたウエハに対し、突起部を含んで半導体チップ形成領域の電極形成面全面を覆うように、電気絶縁性を有する接着部材を配置する。次に、接着部材の配置されたウエハを切り分けて複数の半導体チップとした後、接着部材を加圧して、突起部の先端部位を接着部材から露出させる。そして、接着部材から露出させた突起部を光学的な位置基準として、接着部材が配置された半導体チップと異なる半導体チップとを位置決めし、この位置決め状態でバンプを介して２枚の半導体チップの電極間を電気的に接続する。 （もっと読む）

【課題】ＩＣチップとインターポーザ基板との位置決めを効率よく実行できるＩＣチップ（液晶ドライバ）実装パッケージを提供する。
【解決手段】本発明の一実施形態である液晶ドライバ実装パッケージ１は、インターポーザ基板４ａを介してフィルム基材２と液晶ドライバ３とが接続している。液晶ドライバ３は、インターポーザ基板４ａとの対向面に第１アライメントマーク１１を有し、インターポーザ基板４ａは、液晶ドライバ３との対向面に第２アライメントマーク１２を有している。第１アライメントマーク１１と第２アライメントマーク１２とを、インターポーザ基板４ａの上記対向面に対して垂直方向からみると、互いが、液晶ドライバ３とインターポーザ基板４ａを貼り合せる際の貼り合わせ位置として許容できる範囲の距離ほど離間されている。 （もっと読む）

【課題】半導体ウェハやガラス、フィルムなどの基板と基板との接続で、アライメントマークの形成時にエッチング不足やオーバーエッチングが生じたり、アライメントマーク上の一部に不透明な粒子等が存在する場合でも、アライメントマークを正確に認識し、位置合せを精度よく行う。
【解決手段】アライメントマークを有する部材上に、粒子を含有する樹脂層が形成され、樹脂層を介して撮像したアライメントマーク画像にもとづいてアライメントマークの位置を検出するアライメントマークの認識方法であって、樹脂層に含まれる粒子のフェレー径の最大値を算出し、次いで撮像したアライメントマーク画像を２値化した後、２値化されたアライメントマーク画像を、粒子のフェレー径の最大値に対応する画素数分だけ収縮する処理、または膨張する処理を有し、２値化されたアライメントマーク画像から雑音を除去し、アライメントマークの位置を検出する。 （もっと読む）

【課題】ベアＩＣチップなどの接続面を上向きにして供給される電子部品を基板に高精度かつ高速にて実装する。
【解決手段】基板３を位置決めする工程と、接続面が上向きの電子部品２を供給する部品供給部５から電子部品２を取り出す工程と、部品供給部５から取り出した複数の電子部品２を第１のシャトル２７にてＸ方向に一列状に保持し、受け渡し位置までＸ方向に移動する工程と、受け渡し位置で第１のシャトル２７から第２のシャトル２８に複数の電子部品２を一括して受け取り、第２のシャトル２８を上下反転するとともにＸ方向に移動して各電子部品２を部品供給位置Ｂに位置決めする工程と、部品供給位置Ｂで実装ヘッド１５にて電子部品２を受け取りＸ方向に移動して実装位置Ａで位置決めされた基板３に実装する工程とを有する。 （もっと読む）

【課題】電極ポスト間に配線を多く引き回すことができ、ポスト電極の部分を単純な柱状にすると共に、台座との重ね合わせ精度による形状のばらつきをなくす。
【解決手段】ウエハ上の配線３に設けられる台座４ｂの径をポスト電極５の径より小さく形成して、台座４ｂがポスト電極５の下に埋没して隠れるようにした。 （もっと読む）

【課題】アライメント時間、ひいては実装時間の大幅な短縮とともに、アライメント精度を大幅に向上する。
【解決手段】両被接合物側に設けられた位置合わせ用認識マークを両被接合物方向に視野をもつ２視野の認識手段で読み取ることにより被接合物同士を位置合わせするアライメント方法であって、両認識マークを同期させて同時に読み取ることを特徴とするアライメント方法、およびその方法を用いた実装方法。 （もっと読む）

【課題】アライメントマークの視認性を良好にし、半導体素子の実装基板への高速実装を可能にする半導体装置の製造方法を提供する。
【解決手段】半導体素子６上に形成されたバンプ５と実装基板上に形成された電極パッドとを、接着層１１を介して電気的に接続されてなる半導体装置の製造方法であって、複数の半導体素子６と半導体素子６の周辺部に配設されたバンプ５及びアライメントマーク１０を有するシリコンウェハ４上に、アライメントマーク１０上を除いて接着層１１を形成する工程と、シリコンウェハ４をダイシングして複数の半導体素子６に個片化する工程と、半導体素子６を接着層１１を介して実装基板へ実装する工程と、接着層１１を加熱及び加圧する工程とを有し、接着層１１を介してバンプ５と電極パッドとの電気的接続を得る。 （もっと読む）

【課題】本発明は、表面実装部品（ＳＭＤ）のリユースを行いやすくする表面実装部品の基板実装構造を提供することを目的としている。
【解決手段】本発明の表面実装部品の基板実装構造においては、電子部品１が、所定の長さ及び幅を持つ平面又は板状の電極１ａを配線基板２への実装面側に有し、配線基板２が、電子部品１の実装位置における該電子部品１の直下に、各電極１ａ毎に対応するランド部２ａを有し、各ランド部２ａの面積が、対応する各電極１ａの配線基板２側表面面積よりも小さく、各電極１ａが、対応する各ランド部２ａに予め印刷されたペーストハンダによって、リフローソルダリングにより配線基板２上に半田付けされていることを特徴としている。 （もっと読む）

【課題】放熱部材を担持した半導体チップと回路基板との正確な位置合わせを行う構造と方法を提供する。
【解決手段】貫通孔１２Ｗを有し放熱部材となる支持体１２に孤立パターン１２Ｌを、支持体の表側からも裏側からも観察できるように形成する工程と、前記支持体に半導体素子１１を、孤立パターンを支持体の表側から観察することにより位置合わせし、半導体素子の裏側面を支持体の表側面に固定する工程と、支持体を反転させ、回路基板１３上に半導体素子が支持体の表側面に固定された状態で、半導体素子の表側面に形成された電極１１Ａが、回路基板上の配線パターン１３Ａにコンタクトするように実装する工程は、貫通孔を介して回路基板上に形成された対応する孤立パターン１３Ｌを支持体の裏側から観察し、支持体の貫通孔に対応して形成された孤立パターンと、回路基板上の孤立パターンとを、それぞれ位置合わせする工程を含む。 （もっと読む）

【課題】本発明の目的は、アライメントマークを容易に認識することができる配線基板及び半導体装置の製造方法を提供することにある。
【解決手段】配線基板１は、光透過性の基板１０と、基板１０の第１の面１１に形成されたアライメントマーク１４及び第１の配線パターン２１と、基板１０の第２の面１２に形成された第２の配線パターン２２と、を含む。第２の配線パターン２２は、第１の面１１への正射影１２２が、アライメントマーク１４の一対の部分１３，１５に挟まれる状態でアライメントマーク１４とオーバーラップするように形成されている。 （もっと読む）

【課題】本発明の目的は、アライメントマークを容易に認識することができる配線基板及び半導体装置の製造方法を提供することにある。
【解決手段】配線基板１は、光透過性の基板１０と、基板１０の第１の面１１に形成されたアライメントマーク１４及び第１の配線パターン２１と、基板１０の第２の面１２に形成された第２の配線パターン２２と、を含む。第２の配線パターン２２は、第１の面１１への正射影１２２が、アライメントマーク１４とオーバーラップ及び接触のいずれもしないように形成されてなる。 （もっと読む）

【課題】半導体素子の交換が容易に行えるフェイスダウン型半導体装置及びその製造方法を提供する。
【解決手段】基板電極２１が設けられた配線基板２と、基板電極２１上に搭載された半導体素子１と、半導体素子１と配線基板２との間を充填するアンダーフィル樹脂４と、配線基板２上にアンダーフィル樹脂４に埋め込まれて配置されたレベル表示パッド５と、を有するフェイスダウン型半導体装置６を製造する。レベル表示パッド５は、２層からなり、配線基板２の基板電極２１と同時に形成された金属層５ａの上にめっきによって形成された第１層である金属層５ｂと、第１層である金属層５ｂの上に形成され有機溶剤によって除去される材質からなる第２層５ｃからなる。 （もっと読む）

【課題】信頼性の高い電子機器を効率よく製造することが可能な配線基板を製造する方法を提供する。
【解決手段】配線基板の製造方法は、ベース基板１０と、ベース基板１０上に形成された配線パターン２０と、ベース基板１０上に形成された認識マーク３０とを有する基板１００を用意する工程と、認識マーク３０にめっき金属が付着しないように、配線パターン２０にめっき処理を行う工程と、を含む。 （もっと読む）

【課題】一側に計数標記を有し、密集した実装を数える機能を該計数標記に持たせることができ、テープに並んでいるパッケージユニットの数量が増えて残りの無駄なテープが少なくなるチップ搭載用キャリアテープを提供する。
【解決手段】一個のテープ本体２１と、等しいピッチでテープ本体２１上に並び、１つの固定な第一ピッチＬ１を有する複数個のパッケージユニット２２と、等しいピッチで少なくともテープ本体２１の一辺に並び、パッケージユニット２２の外面に位置し、１つの固定な第二ピッチＬ２を有する複数個の計数標記２３と、を備え、長さとして該第一ピッチＬ１は該第二ピッチＬ２の正の整数倍であり、該第二ピッチＬ２の長さは0.50mmから3.97mm程度であることを特徴とする。 （もっと読む）

【課題】半導体チップの実装基板への実装時の位置ズレをモニターでき、本パターン領域の形状異常などを抑止し、回路動作の不安定化などを防止できる半導体装置を提供する。
【解決手段】チップ回路を内蔵し、少なくとも一主面にバンプ２２が形成され、チップ位置モニター用パターン２１ｍが形成された半導体チップ１と、実装基板回路を内蔵し、少なくとも一主面に接続電極４２が形成され、かつ、チップ位置モニター用パターンに対応する位置に実装基板位置モニター用パターン４１ｍが形成されており、バンプと接続電極が接合されて半導体チップがマウントされた実装基板２とを有し、少なくともチップ位置モニター用パターンの形成領域における半導体チップまたは実装基板位置モニター用パターンの形成領域における実装基板においてパターン禁止領域Ｒｆが設けられており、パターン禁止領域に隣接する領域にダミーパターン領域Ｒｄが設けられている構成とする。 （もっと読む）

本発明は、基板（１５５）に対象物（１５０）を実装するための、特に構成素子担体に電子構成素子を実装するための装置に関する。実装装置（１００）は、シャシー（１１０）と、該シャシー（１１０）に取り付けられた定置の第１のリニアガイド（１１１）と、
該定置の第１のリニアガイド（１１１）に摺動可能に支承されたガイドキャリッジ（１２０）と、該ガイドキャリッジ（１２０）に固定された位置決めアーム（１３０）とを有していて、該位置決めアーム（１３０）に第２のリニアガイド（１３１）が取り付けられており、該第２のリニアガイド（１３１）に摺動可能に支承された実装ヘッド（１４０）が設けられている。本発明によれば、前記位置決めアーム（１３０）が実装ヘッド（１４０）と共に自立した機能ユニットとして構成されていて、該機能ユニットがシャシー（１１０）の外で調整可能となっている。自立した機能ユニットは独立した実装ロボットを形成しており、この実装ロボットは、実装装置（１００）のベースモジュールに、所定のインターフェース（Ｓ，Ｓ′）を介して解除可能に連結される。ベースモジュールは、実装装置（１００）の別の構成部材の他に、少なくともシャシー（１１０）と定置のリニアガイド（１１１）とを有している。外部の調整可能性によって、実装ロボットは迅速に交換することができ、この場合、実装作業の中断は短時間だけで済む。これによって、種々異なる実装のために準備することができる。
（もっと読む）

【課題】所定長さに切断された粘着性テープを基板に対して精密に位置決めして貼着できる貼着装置を提供することにある。
【解決手段】基板の側部上面に複数の端子からなる端子部が所定の長さで設けられ、離型テープに貼着された粘着性テープを端子部と対応する長さに切断してその端子部に貼着する貼着装置であって、
基板が載置されるテーブル７と、粘着性テープ２を所定の長さに切断する切断ユニット２３と、切断された粘着性テープを離型テープとともにテーブルに載置された基板の端子部１に対向する位置に搬送して位置決めするチャック２１と、位置決めされた粘着性テープの一端部と他端部とを撮像する第１、第２のカメラ３６，３７と、カメラからの撮像信号に基いて上記粘着性テープと基板との相対的位置を補正する制御装置３９と、制御装置による位置補正後に基板に粘着性テープを加圧貼着する加圧ツール１３とを具備する。 （もっと読む）

【課題】片側で固定された半導体チップの製作の従来技術の欠点を避けた新規な製作方法を提供する。
【解決手段】半導体チップ５をフラップチップボンディング技術によってサブストレート１０上に接合するための方法において、ａ）構成部材を有する構成部材領域及び縁部領域を備えた半導体チップを準備し、縁部領域に接合部分を設けてあり、ｂ）表面に複数の複数のランドを備えたサブストレートを準備し、ｃ）はんだ材料をボンドパッド及び／又はランド上に施し、ｄ）半導体チップをサブストレート上に位置決めし、ｅ）はんだ部材をはんだ付け過程で溶融し、半導体チップの接合部分を、溶融するはんだ部材の表面張力に基づきサブストレートに向けて運動させ、かつ構成部材領域を、構成部材領域と縁部領域との間の旋回軸線若しくは旋回点５７を中心とした前記運動に起因する旋回運動５６によってサブストレートから離す。 （もっと読む）

【課題】 半導体集積回路と基板とを容易に位置決めする。
【解決手段】 半導体集積回路に付されたマークと中継装置に付されたマークとにより半導体集積回路体マーク１５２５が形成されるように、半導体集積回路と中継装置とを位置決めして半導体集積回路体を製造する。半導体集積回路体を基板に位置決めする際に、半導体集積回路体マーク１５２５と基板マーク５５とをＸ線撮影し、得られた画像内において、半導体集積回路体マーク１５２５と基板マーク５５とが近づくように（（Ａ）〜（Ｃ））、半導体集積回路体を移動し、最終的に、パッケージマーク１０００を形成することにより、半導体集積回路体を基板に位置決めする。 （もっと読む）