【課題】ゲート絶縁膜をＨｉｇｈ−ｋ材料で構成し、ゲート電極をメタル材料で構成するＨＫ／ＭＧトランジスタと、抵抗素子とを同一基板に有する半導体装置において、安定したＨＫ／ＭＧトランジスタの動作特性を得ることのできる技術を提供する。
【解決手段】ＴｉＮ膜と多結晶Ｓｉ膜との積層膜からなるＨＫ／ＭＧトランジスタのゲート電極を形成し、同様に、ＴｉＮ膜と多結晶Ｓｉ膜との積層膜からなる抵抗素子を形成した後、抵抗素子の側壁に形成したオフセットサイドウォール９ａおよびサイドウォール９の一部を除去し、そのオフセットサイドウォール９ａおよびサイドウォール９が除去された箇所から薬液を浸入させることによりＴｉＮ膜を除去して空洞１８を形成し、多結晶Ｓｉ膜のみからなる抵抗部ＲＥＳを形成する。 （もっと読む）

【課題】 ＧｅＯ_ｘＮ_ｙ層によって、所望の不動態化と電子移動度に関する所望の改善とが可能なゲルマニウムオンインシュレータ基板の製造方法を提供する。
【解決手段】 本発明は、局所的に不動態化されたゲルマニウムオンインシュレータ基板を製造するための方法に関し、電子の高移動度を実現するために、窒化された領域が局所化された位置に形成される。窒化はプラズマ処理によって実現される。 （もっと読む）

方法は、電子サブアセンブリの形成について、調整可能な閾値電圧を有する少なくとも１つの第１のトランジスタ（１１０）を担持する半導体層（１０３）が絶縁層（１０２、１０５）に接合される組み立てステップと、半導体層および第１のトラッピングゾーンが容量結合されるように、第１のトラッピングゾーン（２２０）が所定の第１の深さで絶縁層に形成される形成ステップであって、前記第１のトラッピングゾーンが、前記第１のトランジスタのチャネルの少なくとも下に延び、かつ前記第１のトラッピングゾーンの外側のトラップの密度より高い密度のトラップを有する形成ステップとを含み、前記第１のトランジスタからの有用な情報はこのトランジスタ内の電荷移動である。具体的な実施形態において、第２のトランジスタのチャネルの少なくとも下に延びる第２のトラッピングゾーンが、第１のトラッピングゾーンに使用されるのとは異なるエネルギーおよび／または用量および／または原子の第２の注入によって形成される。
（もっと読む）

【課題】容易にかつ低コストで従来のようなゲッタリング効果を得られるゲッタリングサイトを形成する半導体装置を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置の製造方法は、（a）半導体基板１を準備する工程と、（b）半導体基板１の表面側からイオン注入し、半導体基板１の表層部にアモルファス層２を形成する工程と、（c）半導体基板１に熱処理を行ってアモルファス層２を再結晶化した再結晶層３を形成し、半導体基板１と再結晶層３との界面近傍に微少結晶欠陥４を形成する工程と、（d）再結晶層３に半導体素子５を形成する工程と、を備える。 （もっと読む）

【課題】コーナーラウンディング現象を抑制できるゲート電極構造を備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１に形成された素子分離領域１０２と、素子分離領域１０２に囲まれた活性領域１０３ａ、１０３ｂと、素子分離領域１０２及び活性領域１０３ａ、１０３ｂ上に形成され、素子分離領域１０２上に活性領域１０３ａ、１０３ｂ上に比べてゲート長方向のパターン幅が大きい第１の領域を有する第１のゲート電極１０５とを備える。第１のゲート電極１０５における第１の領域は、膜厚が活性領域１０３ａ、１０３ｂ上の膜厚と異なる部分を有している。 （もっと読む）

【課題】スイッチング損失を低減することができ、混載されたバイポーラトランジスタ回路などの特性変動を抑制する。
【解決手段】コレクタ領域をＰ型不純物層８ｂ、ベース領域をＮ型不純物層２、エミッタ領域をＰ型不純物層３とＰ型拡散層８ａとＰ型基板１とする横型絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であって、前記Ｎ型不純物層２内に格子欠陥層１２を形成し、このＮ型不純物層２内に形成された格子欠陥層１２がライフタイムキラーの役割を果たす。 （もっと読む）

【課題】 電流駆動能力を低下させることなくオン耐圧を改善可能な横形半導体装置を提供する。
【解決手段】 半導体素子形成領域１２０内に形成される横形半導体素子のドレイン領域１２１及びソース領域１２２、１２３が、ＳＯＩ基板１１０表面の同一方向にストライプ状に伸びるように形成し、その周囲にドリフト領域１２４を形成している。これにより、ドレイン領域１２４の一部に電流が集中してオン耐圧が悪化されることを防止する。また、半導体素子形成領域１２０と、誘電体分離領域１１４を介して隣接する隣接領域に電位が固定される電位固定領域１３０を設けたことにより、横形半導体素子の耐圧特性が周辺素子の電位変動によって変動することが防止される。 （もっと読む）

【課題】大量の商業マイクロエレクトロニクスメーカーがアクセスし易い最先端の基礎設備を使用して、高性能且つ費用対効果に優れた耐放射線性集積回路（ＲＨＩＣｓ）を提供する。
【解決手段】様々な形式の放射線エネルギーによって引き起こされる有害な影響を減少し、又は排除するために、従来の設計及びプロセスを使用する一方で特殊構造を含んで半導体デバイスを作成する。このような半導体デバイスは本願で開示された１台以上の寄生的な分離デバイス、及び／又は、埋め込みガードリング構造を含む。これら新規な構造に対応する設計、及び／又は、工程ステップの導入には、従来のＣＭＯＳ製作工程との互換性がある。したがって、比較的低い費用で比較的簡単に実施することができる。 （もっと読む）