【課題】 微細なパターンを精度よく形成する原版のデータを生成する生成方法を提供する。
【解決手段】 光源からの光を用いて原版を照明する照明光学系と、前記原版のパターンを基板に投影する投影光学系とを備える露光装置に用いられる原版のデータをコンピュータによって生成する生成方法であって、近似空中像に基づいて主パターンを決定し、補助パターンを挿入することで原版のデータを生成する生成方法を提供する。 （もっと読む）

【課題】高歩留まり且つ低コストで半導体装置を製造することができるパターン作成方法を提供すること。
【解決手段】実施形態によれば、パターン作成方法が提供される。パターン作成方法では、設計パターンに応じた基板上パターンを形成できるよう前記基板上パターンに応じたマスクパターンを作成する際に、前記設計パターン間が満たす必要のある相対関係に基づいて、前記設計パターン間に対応するマスクパターン間が前記相対関係を満たすよう前記マスクパターンを作成する。 （もっと読む）

【課題】ランダム・アクセス電気的プログラム可能なｅヒューズＲＯＭを提供する。
【解決手段】１回プログラム可能な読み出し専用メモリ（ＯＴＰＲＯＭ）が、アグレッシブにスケール縮小された、シリサイド移動可能なｅヒューズの２次元配列において実施される。ワード・ライン選択は、Ｖ_ＤＤにおいて動作するデコード論理によって実施され、一方ビット・ライン・ドライブは、Ｖ_ＤＤとプログラミングのためのより高い電圧Ｖ_Ｐとの間でスイッチ切替えされる。ＯＴＰＲＯＭは、それゆえコストを加算することなしに他の技術と適合可能で、統合することができ、そして、ヒューズ・プログラミングの間、電圧降下を最小にする高電流経路の最適化をサポートする。プログラム可能参照を有する差動センス増幅器は、センス・マージンを改善するために使用され、個々のヒューズに設けられるセンス増幅器の代りに、ビット・ライン全体をサポートすることができる。 （もっと読む）

【課題】Ｄｉｆｆｕｓｉｏｎラウンディングの影響を防ぐためにトランジスタの特性変動量を定量的に考慮した最適な設計基準に基づく設計の検証を可能とする方法の提供。
【解決手段】拡散層１において第１の辺３と第２の辺４で確定されるコーナー部に形成されるＤｉｆｆｕｓｉｏｎラウンディング５の形状を数式で表現し、コーナー部に隣接するゲート幅ＷのトランジスタＴｒに関して、第２の辺とゲートの間隔をＸ１とし、Ｄｉｆｆｕｓｉｏｎラウンディングによるゲート幅の誤差をΔＷとし、Ｄｉｆｆｕｓｉｏｎラウンディングの形状パラメータとΔＷとＸ１の関係と、トランジスタＴｒの特性変動率とゲート幅の変動率の関係とから、第２の辺とゲートの間隔Ｘ１の設計基準値を導出し、レイアウト情報からコーナー部に隣接して配設されるトランジスタのゲートと第２の辺の間隔を抽出し、抽出したゲートと第２の辺の間隔が、基準値を満たすか否か判定する。 （もっと読む）

【課題】消費電力の増加をできるだけ抑えながら、回路の動作速度を向上させる。
【解決手段】本製造方法では、対象経路上のトランジスタの設計パターン形状の少なくとも一部を特徴づけるパラメータの値により閾値を算出し、算出された閾値と目標閾値との差を算出し、トランジスタの閾値とゲート長との関数関係にしたがって、閾値と目標閾値との差に対応するゲート長の変更量を算出し、対象経路上のトランジスタのゲート長を変更量だけ縮小し、ゲート長が縮小されたトランジスタを含む回路の設計情報から回路が製造される。 （もっと読む）

【課題】配線性の向上とレイアウトサイズの縮小を図る。
【解決手段】標準セル１は、長方形の領域を持つセルであり、論理回路用の入力端子６と出力端子７が存在する信号配線領域３と、信号配線領域３を挟んで標準セル１の長手方向の両側にそれぞれ位置し、論理回路用の電源端子８が信号配線領域３から延びて内在する電源配線領域２とからなる。各々の電源配線領域２は、標準セル１の長手方向の両端側に位置する電源端子８の一部を除去可能な領域９を含む。複数の標準セル１を縦および横方向に隣接させて列状に並べると、隣接する２つの電源配線領域２をセル長手方向にて合わせた範囲Ｘ内で電源配線１０が移動可能である。電源配線１０の位置に応じて領域９を取り除いて、電源端子８の長さを変更可能である。標準セル１の長手方向における信号配線領域３の範囲Ｙは、信号配線の混雑予測に応じて拡縮可能である。 （もっと読む）

【課題】応力発生膜の形状に依存して、半導体装置製造時の半導体装置の回路部品の特性がマクロセル設計段階での半導体装置の回路部品の特性から変動することを極力抑制する。
【解決手段】応力発生膜の延在方向の寸法の変更量に対する、半導体装置の特性の変化量が所定の限度で飽和する延在方向の寸法を目標延在寸法として設定する工程と、半導体装置内で応力発生膜の末端からゲートに至るまでの寸法が少なくとも目標延在寸法となるように応力発生膜を形成する工程とを含む。 （もっと読む）

【課題】Ｉ／Ｏバッファ変更があった場合であっても、リワーク性を有する半導体集積回路を提供する。
【解決手段】半導体集積回路（７）のチップの外周部に沿って形成されたＩ／Ｏ配置領域（２）と、その外周部の内側に形成されたプリミティブブロック配置領域（３）とを具備する半導体集積回路（２）を構成する。その半導体集積回路（７）は、そのプリミティブブロック配置領域（３）は、容量セルの配置を許容する許容領域（３）と、そのＩ／Ｏ配置領域（２）に沿って形成され、その容量セルの配置が禁止された禁止領域（１１）とを含む。 （もっと読む）

【課題】計算負荷を低減でき、計算時間を低減できる半導体デバイスパターン検証方法および検証プログラムを提供する。
【解決手段】半導体デバイスパターン検証方法は、マスクパターンを算出する第１工程<ST11>、半導体基板上に形成されるフォトレジストの形状を算出する第２工程<ST12>、図形演算処理を用いて一律リサイズを行い、擬似的な仮加工形状に限定して算出する第３工程<ST13>、設計パターンが前記半導体基板上に形成されるか否かについて図形検証を行い、危険箇所候補を検出する第４工程<ST14>、危険箇所候補の加工シミュレーションを行い、部分加工形状を算出する第５工程<ST15>を具備する。 （もっと読む）

【課題】半導体装置の微細化を犠牲とすることなく、ビアの冗長性を向上させ、歩留まりが高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の配線２１１ａと、第１の配線２１１ａよりも上層に形成された第３の配線２３１ａと、第１の配線２１１ａと第３の配線２３１ａとを接続する第１のビア２２１ａとを備えている。第１のビア２２１ａの形成位置と第３の配線２３１ａの端部との間隔ｔ１は、第２の配線と第２の配線よりも上層の第４の配線とを接続する第２のビアの形成位置と第４の配線の端部との間隔よりも小さい。第１のビア２２１ａの半導体基板と平行な方向の断面積は、第２のビアの半導体基板と平行な方向の断面積よりも大きい。 （もっと読む）

【課題】レイアウト変更に有効利用できる空き領域を効率的に確保する。
【解決手段】本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタンデータから縮小対象の第１セルを選択するステップと、第１セルに隣接する空き領域の面積を算出するステップと、空き領域の面積に応じて選択された一辺を固定し、前記一辺に対向する他の辺を変動させて前記第１セルを縮小するステップとを具備する。 （もっと読む）

【課題】疑似エラーの発生を抑制する。
【解決手段】設計装置は、設計データ２１に含まれる回路パターンの光学的近接効果に対するアウターセリフパターンとインナーセリフパターンを生成し、それらを含む中間データ２３を描画データ２４に変換する。設計装置は、アウターセリフパターン，インナーセリフパターンを回路パターンと分離して配置した。そして、設計装置は、アウターセリフパターン，インナーセリフパターンを描画データ２４から除去したチェック用描画データ２６を生成し、そのチェック用描画データ２６に含まれる描画用パターンの形状を検証ルールに従って検証する。 （もっと読む）

【課題】入力回路または出力回路を介して電源配線にサージ電圧が印加された場合においても、素子面積の増大を抑制しつつ、内部回路を静電破壊から安定的に保護する。
【解決手段】入出力セル３ｃ〜３ｆの間の隙間に電源保護素子６ａ〜６ｄをそれぞれ配置し、電源保護素子６ａ〜６ｄとして、電源配線７、８間に接続されたダイオードストリングＳ２〜Ｓ５をそれぞれ用いる。 （もっと読む）

【課題】ＴＡＴを短縮すること。
【解決手段】本発明では、チップレイアウトデータ（２２）に含まれる複数のゲートのうちの、アンテナ違反であるアンテナ違反ゲート群を表すアンテナ違反情報（２０）をエラー残箇所ライブラリ（１６）に格納する。チップレイアウトデータ（２２）に対してリソグラフィシミュレーションを実施し、フォトレジスト露光後の予想レイアウトデータ（２３）を生成する。エラー残箇所ライブラリ（１６）を参照して、予想レイアウトデータ（２３）に含まれる複数のゲートのうちの、アンテナ違反情報（２０）が表すアンテナ違反ゲート群を選択する。アンテナ違反ゲート群の各々の面積に対して、そのアンテナ違反ゲート群に接続される配線の面積との比を示す算出値を算出する。その算出値が第１設定値から第２設定値の範囲である場合、アンテナ違反ゲート群の大きさを調整する。 （もっと読む）

【課題】回路全体の動作速度に影響を与えない範囲でのセル最適化を支援すること。
【解決手段】半導体集積回路内のパスの遅延分布から、半導体集積回路全体の動作タイミングに影響を与えることのないパスの動作遅延の上限値を上限パスディレイとして求める。上限パスディレイを用い、セルサイズの変更が半導体集積回路全体の動作タイミングに影響を与える可能性のあるクリティカルパスを求める。クリティカルパス上に含まれるセルのセルサイズを小さくしないこと、およびクリティカルパス上に含まれないセルのセルサイズを小さくする場合には当該セルを含むパスの遅延が上限パスディレイを超えないことをセルサイズ最適化の制約条件とする。 （もっと読む）

【課題】誤動作を抑制しつつセルサイズを小さくしたフリップフロップ回路を備える、半導体装置を提供する。
【解決手段】ＣＭＯＳ半導体集積回路内に構成されたフリップフロップ回路を備える半導体装置であって、前記フリップフロップ回路は、少なくとも、第１のクロック信号を生成する、第１のクロック生成インバーターと、前記第１のクロック信号を反転させた第２のクロック信号を生成する、第２のクロック生成インバーターと、を備え、前記第１及び第２のクロック生成インバーターは、前記フリップフロップ回路のマスターラッチ部とスレーブラッチ部とから構成されるラッチ部を挟むように配置され、前記第１のクロック生成インバーターと、前記第１のクロック生成インバーターに隣り合う前記フリップフロップ回路内の第１の他の回路とは、ソース領域を共有し、前記第２のクロック生成インバーターと、前記第２のクロック生成インバーターに隣り合う前記フリップフロップ回路内の第２の他の回路とは、ソース領域を共有する。 （もっと読む）

【課題】レイアウトデータの階層構造を有効に利用して、精度を高く維持しつつ処理の能率を高めることのできるアップサンプリング装置、ダウンサンプリング装置を提供する。
【解決手段】アップサンプリング部４４は、メッシュ付加部４４１および新メッシュデータ設定部４４２を備えている。メッシュ付加部４４１は、空間フィルタ部４２３から入力される画像データに新たなメッシュを付加する。新メッシュデータ設定部４４２は、付加されたメッシュ上の画像データにゼロの値を設定し、メッシュが付加される前の画像データとともに、逆フーリエ変換部４２４へ出力する。 （もっと読む）

【課題】隣接するビアの配線長又は配線面積を抽出し、これに基づく検証を可能とする半導体装置の設計検証装置を提供する。
【解決手段】ビアが配置された配線レイアウトデータにおいて、ビアの大きさを大きくしたOversize領域を求め、Oversize領域によって分割される配線部をWireとする。Oversize領域内において、ビアの元の大きさの形状からOversize領域の所定のエッジまでの距離が所定値以下の領域をCrossとする。残りのOversize領域内の領域をHaloとする。１つのCrossに対し、これに接続したWireとHaloの総合の面積、あるいは、Wireの面積に対するCrossの数が所定値以上の場合に、不適切なビアの配置であると判断する。 （もっと読む）

【課題】電源分離処理を行うと、チップサイズが増大する課題があった。
【解決手段】セルデータ格納部と、分離処理部とを具備する半導体装置のレイアウト設計装置によって解決できる。セルデータ格納部は、複数のセルが隣接して連続する構造を有する半導体装置における各セルのセルデータを格納する。分離処理部は、セルデータを処理し、複数のセルに亘って設けられるメタル配線を、半導体装置の設計基準に従って、セル間で分離する。分離処理部は、延伸・短縮部と、反転部とを備える。延伸・短縮部は、セルデータのそれぞれについて、メタル配線の一部であって、各セルのセル枠内に配置されるべきメタル部分の一端を延伸すると共に、他端を、一端を延伸した方向と同じ方向に短縮する。反転部は、延伸・短縮部によって、延伸され及び短縮されたメタル部分を有する任意のセルを、延伸された一端と、短縮された他端とが入れ替わるように、ミラー反転する。 （もっと読む）

【課題】アナログ／ミックスド・シグナル電子回路をソース技術からターゲット技術に移行する有用な方法を提供する。
【解決手段】まず、ソース技術電子回路内の電流モード動作デバイス及びそれらの電圧調整ノードが識別される。電流モード動作デバイスはそれ自体の電圧調整ノードに印加される電圧に対する感度が低いため、回路内の他のデバイスのバイアス条件に干渉することなく、電圧調整ノードの電圧を変更して電流モード・デバイスの性能を高めることが可能となる。これにより、回路設計者は、電流モードで動作する電子デバイスをソース技術からターゲット技術に移行する際に使用可能な２つの自由度（典型的には幅及び長さ）を余すところなく利用することが可能となる。 （もっと読む）