【課題】 多ビットのデータを入出力可能であって、動作速度の遅延や消費電力の増大を抑えたＤＲＡＭを提供する。
【解決手段】 このＤＲＡＭでは、多数のグローバル入出力線対ＧＩＯがサブワードドライバ領域２４間のメモリセルアレイ上を走る。ローカル入出力線対ＬＩＯはメモリサブブロック２６ごとに複数に分割される。グローバル入出力線対ＧＩＯとローカル入出力線対ＬＩＯを接続するスイッチング素子３０はセンスアンプ領域２２上に分散して配置される。１つのローカル入出力線対ＬＩＯには複数のビット線対が共通に接続される。 （もっと読む）

【課題】ＮＡＮＤセル型ＥＥＰＲＯＭのデータ消去後に、ビット線コンタクト部とセルＰウエルとの接合の順方向電流によるラッチアップを防止する。
【解決手段】ＮＡＮＤセル型ＥＥＰＲＯＭにおいて、浮遊ゲートおよび制御ゲートを有する不揮発性のメモリセルを少なくとも１つ含むメモリセルユニットと、メモリセルユニットが形成されるメモリセルウエルCPWELL、CNWELLと、メモリセルユニットの一端に接続された第１の信号線ＢＬi と、メモリセルユニットの他端に接続された第２の信号線CELSRCと、メモリセルの記憶データを消去する際、メモリセルウエルに消去電圧を所定期間印加して消去動作を行わせた後、第１の信号線および第２の信号線をフローティング状態にして、メモリセルウエルの消去電圧を放電させるように制御する制御回路を具備する。 （もっと読む）

【課題】 データに応じた電荷が、ランダムアクセス等に起因する干渉によってリークしないようする。
【解決手段】 書込ワード線ＷＷｒｄの指示によって書込ビット線ＷＢｉｔのレベルに対応して電荷を蓄積する一方、読出ワード線ＲＷｒｄの指示によって蓄積した電荷に応じて読出ビット線ＲＢｉｔのレベルを遷移させる半導体メモリーセルにおいて、書込ワード線ＷＷｒｄを、接地線ＧＮＤと読出ワード線ＲＷｒｄとの間に配列させる。 （もっと読む）