【課題】 本発明は、半導体チップ（１）内に集積化される垂直ホールセンサおよびそれの製造のための方法に関する。
【解決手段】 垂直ホールセンサは、第２の導電型の導電性領域（３）内に埋め込まれる、第１の導電型の導電性ウェル（２）を有する。電気的接点（４）が、導電性ウェル（２）の平坦面（５）上で直線（６）に沿って配置される。導電性ウェル（２）は、それが導電性ウェル（２）の平坦面（５）から深さＴ_１に位置する最大値を有するか、または深さＴ_２まで本質的に一定であるかのどちらかのドーピング分布を有するように、高エネルギーイオン注入法およびその後の加熱によって生成される。 （もっと読む）

【課題】コストの増大を抑えつつ、ホール素子のオフセット電圧Ｖｏを低減することができるようにしたホール素子及びその製造方法と、半導体装置を提供する。
【解決手段】半導体基板１に設けられた第１のＮ型拡散領域１０と、半導体基板１に設けられ、第１のＮ型拡散領域１０に電気的に接合された複数の第２のＮ型拡散領域２０と、半導体基板１に設けられ、複数の第２のＮ型拡散領域２０の各々の間を電気的に分離するＳＴＩ領域３０と、を有する。第１のＮ型拡散領域１０は感磁部であり、複数の第２のＮ型拡散領域２０の各々は感磁部に対する入出力端子部である。複数の第２のＮ型拡散領域２０の各々におけるＮ型の不純物濃度は、ＳＴＩ領域３０の底部３０ｂを基点に深さ方向で０μｍ以上、０．２μｍ以下の範囲内で、５×１０¹⁷個／ｃｍ³以上、３×１０¹⁹個／ｃｍ³以下である。 （もっと読む）

【課題】磁気メモリにおいて、安定的且つ容易に磁壁を導入可能な構造とする。
【解決手段】磁気メモリは、磁気記録層１０と、非磁性層１１を介して磁気記録層１０に接続された参照層１２と、磁気記録層１０より下方に設置された第１、２磁化固定層１９、２０とを具備する。磁気記録層１０及び参照層１１は垂直磁気異方性を有する。磁気記録層１０は、反転可能な磁化を有し参照層１１と重なる磁化反転領域２と、磁化反転領域２の第１境界に接続され、磁化の向きが第１方向に固定された第１磁化固定領域１と、磁化反転領域２の第２境界に接続され、磁化の向きが第１方向と反平行な第２方向に固定された第２磁化固定領域３とを備える。第１、２磁化固定層１９、２０は、第１、２磁化固定領域１、３の磁化を固定する。第２磁化固定層２０が、第１磁化固定層１９と比較して保磁力が低い。 （もっと読む）

【課題】スピンエレクトロニクスを用いて擬似的にダイオード特性を有するスピン流回路を提供する。
【解決手段】 このスピン流回路は、半導体層１０Ｃ内に形成された主導電領域３Ａと、半導体層内に形成され主導電領域から分岐した第1副導電領域３Ｂと、半導体層内に形成され主導電領域から分岐した第２副導電領域３Ｃと、主導電領域３Ａ上に形成され主導電領域内にトンネル障壁層５を介して電子を注入する主強磁性体１と、主導電領域３Ａ上に形成された収集電極４と、第1副導電領域３Ｂ上に形成され、主強磁性体１と同じ方向に磁化方向が固定された第1副強磁性体２’と、第２副導電領域３Ｃ上に形成され、第1副強磁性体２’とは磁化方向が異なる方向に固定された第２副強磁性体２”と、第1副強磁性体２’と第２副強磁性体２”との間の電圧を検出する電圧検出回路とを備えている。 （もっと読む）

【課題】メモリセルに使われる磁気抵抗効果素子のスピン注入磁化反転特性の劣化を抑制し、かつ磁気抵抗効果素子を高歩留まりで作製することを可能にする。
【解決手段】本実施形態の磁気メモリは、少なくとも１個のメモリセルを備える磁気メモリであって、前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極とを有し、前記磁気抵抗効果素子は、膜面に略垂直でかつ可変となる磁化を有する第１磁性層と、前記第１磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ膜面に略垂直でかつ不変となる磁化を有する第２磁性層を備え、前記第１磁性層は、第１領域と、前記第１領域の外側に前記第１領域を取り囲むように設けられ前記第１領域よりも垂直磁気異方性ネルギーが小さい第２領域とを含み、前記第２磁性層は、第３領域と、前記第３領域の外側に前記第３領域を取り囲むように設けられ前記第３領域よりも垂直磁気異方性ネルギーが小さい第４領域とを含む。 （もっと読む）

【課題】室温でのシリコンチャンネル層におけるスピンの注入を可能とするスピン注入電極構造、スピン伝導素子又はスピン伝導デバイスの提供。
【解決手段】スピン注入電極構造ＩＥは、シリコンチャンネル層１２と、シリコンチャンネル層１２の第一部分上に設けられた第一酸化マグネシウム膜１３Ａと、第一酸化マグネシウム膜１３Ａ上に設けられた第一強磁性層１４Ａと、を備える。第一酸化マグネシウム膜１３Ａには、シリコンチャンネル層１２及び第一強磁性層１４Ａの両方と格子整合している第一格子整合部分Ｐが部分的に存在している。 （もっと読む）

【課題】スピンの散乱を抑制しつつ、良好なスピン伝導性及び電気抵抗特性を実現可能なスピン伝導素子を提供すること。
【解決手段】スピン伝導素子１００Ａは、半導体材料からなるチャンネル７と、チャンネル７上に第１絶縁層８１を介して配置された磁化固定層１２Ｂと、チャンネル７上に第２絶縁層８２を介して配置された磁化自由層１２Ｃと、チャンネル７上に配置された第１電極２０Ａ及び第２電極２０Ｄと、を備え、チャンネル７のうちの第１絶縁層８１との接触面を含む第１領域７１、第２絶縁層８２との接触面を含む第２領域７２、第１電極２０Ａとの対向面を含む第３領域７４、及び第２電極２０Ｄとの対向面を含む第４領域７５のキャリア濃度は、チャンネル７全体の平均のキャリア濃度よりも高いことを特徴とする。 （もっと読む）

【課題】電子移動度の低下を最小限に抑えつつ、抵抗の温度依存性を低減させ、さらに薄膜製作の再現性や制御性に優れた、ｎ型ドーパントとしてＳｎを含むＩｎＳｂ薄膜を用いた半導体薄膜素子の製造方法を提供する。
【解決手段】基板上に直接的にまたは有機物接着層もしくはバッファ層を介して間接的に積層されたＩｎＳｂを含む化合物半導体薄膜層からなる動作層中もしくは該動作層に隣接したＩＩＩ−Ｖ族化合物半導体層をＭＢＥ法により形成する際に、ドーパントとしてＳｎを、基板温度３８０℃〜４００℃の範囲、ＳｎのＫセル温度５００℃以上かつ１０００℃以下の範囲でドーピングする。 （もっと読む）

ホスト材料と量子スピン欠陥とを含むソリッドステートシステムであって、量子スピン欠陥が室温で約300μs以上のT2を有し、ホスト材料が、約20ppb以下の全窒素濃度を有する単結晶CVDダイヤモンドの層を含み、量子スピン欠陥が形成されている所に最も近い表面上の点に中心がある約5μmの半径の円によって定義される領域内の単結晶ダイヤモンドの表面粗さR_qが約10nm以下であるソリッドステートシステム、ソリッドステートシステムの調製方法及び約20ppb以下の全窒素濃度を有する単結晶ダイヤモンドのスピントロニクス用途での使用を開示する。 （もっと読む）

基板上の磁性薄膜内に磁区を形成するための方法が、レジストで磁性薄膜を被覆するステップと、磁性薄膜の領域が実質的にむき出しになるようにレジストをパターン形成するステップと、磁性薄膜をプラズマに暴露して、プラズマイオンが磁性薄膜の実質的にむき出しの領域に浸透して、その実質的にむき出しの領域を非磁性にするステップとを含んでいる。このプロセスのためのツールが、接地電位に保持された真空容器と、制御された量のガスを真空容器の中へリークするように構成されたガス入口弁と、（１）真空容器内に収まり、（２）多数のディスクを間隔をあけて保持して、多数のディスクのそれぞれの両面が露出するようにして、（３）多数のディスクに電気的に接触するように構成されたディスク取り付け装置と、ディスク取り付け装置と真空容器とに電気的に接続され、これにより、真空容器内にプラズマを点火でき、ディスクの両面をプラズマイオンに均一に暴露する高周波信号発生器とを含んでいる。このプロセスは、磁気抵抗メモリデバイスを含むメモリデバイスを製造するために使用してもよい。
（もっと読む）

【課題】素子抵抗の低抵抗化とMR比の向上とを同時に実現する。
【解決手段】本発明の例に係るスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４からなる積層構造を有し、低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。 （もっと読む）

【課題】半導体層上にエピタキシャル成長したホイスラー合金を有する積層体、及び前記ホイスラー合金を有する積層体を用いたスピンＭＯＳ電界効果トランジスタ及びトンネル磁気抵抗効果素子などの半導体装置を提供する。
【解決手段】半導体基板３１の表面領域には不純物拡散層３２が形成され、不純物拡散層３２上には、（００１）配向したＭｇＯ層３３が形成されている。さらに、ＭｇＯ層３３上には、エピタキシャル成長したホイスラー合金３４が形成されている。 （もっと読む）

【課題】当該ホール素子の形成に用いる基板の選択自由度を高めることのできる縦型ホール素子およびその製造方法を提供する。
【解決手段】この縦型ホール素子は、Ｐ型のシリコンからなる半導体基板に形成され、同基板の表面に垂直な成分を含む電流がＮ型の半導体領域１２内の磁気検出部ＨＰに供給された状態で、同基板の表面に平行な磁界成分が磁気検出部ＨＰに印加されるとき、その磁界成分に対応するホール電圧信号を出力する。ここでは、半導体領域１２を、基板にＮ型の導電型不純物を添加し、それを拡散させることによって形成することとする。また、半導体領域１２は、深さ方向に濃度変化をもって形成されている。 （もっと読む）

非揮発性の複数の磁気メモリデバイスの集積アレイであって、前記磁気メモリデバイスの各々は、一定の磁化方向を有する第１の磁化層（１０）と、可変の磁化方向を有する自由磁化層（２０）と、前記第１の磁化層と前記自由磁化層とを分離する空間層（３０）と、前記磁気メモリデバイスを選択するスイッチとを備え、各層、及び前記スイッチの少なくとも一部は、ナノワイヤなどの柱状構体として形成している。前記スイッチは、好適に柱状ナノ構体で集積して形成している。柱状構体の前記スイッチを前記磁化層に組み入れることによって、前記磁気メモリデバイスを小さくして高集積化を可能にする。これは、外部磁界を用いるか、又は柱状構体で発生した磁界のみを用いる磁気デバイスに適用可能である。書き込み電流は、柱状構体に沿って順方向又は逆方向に結合させて、電流の方向に従う前記自由磁化層の磁化方向を変えることができる。
（もっと読む）