説明

Fターム[5F101BA22]の内容

不揮発性半導体メモリ (42,765) | 電荷蓄積機構 (9,664) | FG型 (6,485) | FG周囲絶縁膜 (3,604)

Fターム[5F101BA22]の下位に属するFターム

Fターム[5F101BA22]に分類される特許

21 - 24 / 24


【課題】スプリットゲート型の不揮発性メモリ装置の製造方法を提供する。
【解決手段】第1ゲート絶縁及び第1導電膜が基板上に形成され、酸化膜パターンは導電膜を部分的に酸化させることで形成される。酸化膜パターンをマスクとして使用して第1導電膜を部分的にエッチングすることで第1ゲート絶縁膜上にフローティングゲート電極が形成される。フローティングゲート電極が形成された基板の全体表面上に第1シリコン膜を形成した後、第1シリコン膜を酸化させることでフローティングゲート電極の側面及びフローティングゲート電極と隣接する基板の表面部位上にトンネル絶縁膜及び第2ゲート絶縁膜がそれぞれ形成される。トンネル絶縁膜及び第2ゲート絶縁膜上にコントロールゲート電極を形成する。コントロールゲート電極が形成された基板の全体表面上に第2シリコン膜を形成し、第2シリコン膜を熱酸化膜に形成する。 (もっと読む)


【課題】浮遊ゲート電極及び制御ゲート電極間の電極間絶縁膜の物理膜厚の増加を抑えつつ、電極間絶縁膜にバーズビークが形成されることを抑制する。
【解決手段】半導体記憶装置の製造方法は、半導体基板101の上方に浮遊ゲート電極FGを形成する工程と、この浮遊ゲート電極FGの上方に電極間絶縁膜108を形成する工程と、ラジカル窒化により、電極間絶縁膜108の表面にラジカル窒化膜109を形成する工程と、このラジカル窒化膜109上に制御ゲート電極CGを形成する工程とを具備する。 (もっと読む)


【課題】コントロールゲートとフローティングゲートを垂直形態で構成し、セルを小さくし、高カップリング比を実現し、プログラミング時電圧を低減したスプリットゲートフラッシュEEPROMとその製造方法を提供し、コントロール及びフローティングゲートを一部オーバーラップして消去特性を向上する。
【解決手段】トレンチを備えた半導体基板と、トレンチ両側壁に形成したトンネリング酸化膜と、トンネリング酸化膜上のトレンチ両側壁に独立に順次形成したフローティングゲート、誘電体膜及びコントロールゲートと、フローティングゲート、誘電体膜及びコントロールゲート側壁に形成したバッファ誘電体膜と、トレンチ底面半導体基板に形成したソースジャンクションと、ソースジャンクションに電気接続し、バッファ誘電体膜間のトレンチ内に形成したソース電極と、トレンチを除く半導体基板表面に形成したドレインジャンクションを有する。 (もっと読む)


【課題】 自己整合的にコンタクトホールを形成する半導体装置において、ゲート電極の側面に形成する絶縁膜の耐圧を大きくする。
【解決手段】 シリコン基板1上に金属膜を含むゲート電極Aを形成し、その側面に側壁シリコン窒化膜13aを形成する。さらにその側面に第一シリコン酸化膜14、第一シリコン窒化膜15、第二シリコン酸化膜16、第二シリコン窒化膜17aを積層したサイドウォールBを形成する。このような構造とすることにより、隣接するサイドウォールBの間に自己整合的にコンタクトホールを形成するとき、金属膜の酸化を防止して、ゲート電極Aの抵抗上昇を抑えることができる。 (もっと読む)


21 - 24 / 24