【課題】半導体パッケージ内における半導体素子の位置ずれを抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、凸部２３が形成されたパッケージ基板１１、導電性の接着剤２５、およびパッケージ基板１１上に実装された半導体素子１４、を具備する。パッケージ基板１１は、少なくとも２箇所に凸部２３が形成された基板である。導電性の接着剤２５は、凸部２３を含むパッケージ基板１１上に形成される。パッケージ基板１１上に実装される半導体素子１４は、各凸部２３に係合する複数のバイアホール２４を有している。さらに、半導体素子１４は、少なくとも２箇所のバイアホール２４が、各凸部２３に接着剤２５を介して係合するようにパッケージ基板１１上に実装される。 （もっと読む）

【課題】ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する。
【解決手段】ＳｉＣ層１０にＳｉＯ_２層を形成し、次いで、熱伝導率を高めるためにダイアモンド層１１を形成する。そして、ＳｉＣ層１０の厚さを低減し、ダイアモンド層１１及びＳｉＣ層１０の向きを逆にしてダイアモンド１１を基板とする。次いで、ＳｉＣ層１０上に、バッファ層１６、ヘテロ構造層１４及び１５を形成する。 （もっと読む）

【課題】素子温度の上昇を抑制する半導体装置を提供する。
【解決手段】動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、基板上に形成され、ワイドギャップ半導体素子で横型素子の第１のトランジスタで構成される第１の素子ユニット１２と、基板上に第１の素子ユニット１２に隣接して形成され、第１のトランジスタと異なるタイミングで動作するワイドギャップ半導体素子で横型素子の第２のトランジスタで構成される第２の素子ユニット１４とを備え、第１の素子ユニット１２の重心と、第２の素子ユニット１４の重心との距離が熱拡散長（Ｄ／πｆ）^１／２の２倍以下であることを特徴とする半導体装置。 （もっと読む）

単位面積あたりの電流処理能力が従来の窒化ガリウム（GaN）デバイスよりも非常に優れたGaNデバイスを開示する。当該改良は、レイアウトトポロジの改良によるものである。フィンガー電極ではなくアイランド電極を使用する当該レイアウトスキームは、従来のインターデジタル構造よりも活性面密度を増加させることを示す。当該アイランドトポロジを用いて超低オン抵抗トランジスタを構築することができる。具体的には、本発明は、従来通りのGaN水平方向技術および電極間隔を用いており、すべての水平方向GaN構造のコストパフォーマンス／実効性能を高める手段を提供する。

（もっと読む）

【課題】電力密度の集中を抑制して発熱の分散を図り、かつ電気位相差を低減した高性能な半導体装置を提供する。
【解決手段】基板上に配置された窒化物系化合物半導体層と、窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなる活性領域と、活性領域を互いに素子分離する素子分離領域と、素子分離領域によって囲まれた活性領域上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、素子分離領域１４上に配置され、それぞれゲート電極２４，ソース電極２０およびドレイン電極２２に接続されたゲート端子電極２４０，ソース端子電極２００およびドレイン端子電極２２０とを備え、ゲート電極２４の分岐を再帰的な自己相似のフラクタル図形で構成する。 （もっと読む）

【課題】半絶縁性ＳｉＣ基板を用いずとも良好な高周波数特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】導電性ＳｉＣ基板１上に化合物半導体領域２が形成されている。化合物半導体領域２には、順次積層されたバッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄが含まれている。化合物半導体領域２には、活性領域を画定する素子分離領域３が設けられている。そして、活性領域と整合するようにして、導電性ＳｉＣ基板１に開口部１ａが形成されている。表面層２ｄには、電子供給層２ｃを露出する２個の開口部が形成されており、開口部の各々に、オーミック電極がソース電極４又はドレイン電極５として形成されている。更に、開口部１０ａを介して表面層２ｄと接するゲート電極６がシリコン窒化膜１０上に形成されている。 （もっと読む）

【課題】簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。
【解決手段】電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。これにより、ＪＦＥＴ３２のオン抵抗を低減させてＪＦＥＴ３２の発熱を抑制する。さらに、オン状態のＪＦＥＴ３２に流れるゲート電流ＩＧの温度依存性を利用することによって、ＪＦＥＴ３２の温度の値を簡単に求めることができる。 （もっと読む）

【課題】、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。
【解決手段】出力切替回路３４は、温度検出装置３３によって検出された温度が所定の閾値温度以上であるとき、第２の駆動回路３２に出力切替指示を与える。これにより、第２の駆動回路は、ＭＯＳＦＥＴ３５を駆動して、ＪＦＥＴ１０に立ち上がり電圧（順方向降下電圧）Ｖ_Ｆ以上のゲート電圧Ｖ_ＧＳが印加され、ＪＦＥＴはバイポーラ動作される。これにより、高温時のＪＦＥＴ１０のオン抵抗の増加を抑制できる。 （もっと読む）

【課題】電力密度が高く、発熱密度が高い半導体装置の熱分散を容易にする電極配置を提供する。
【解決手段】基板１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極２４、ソース電極２０およびドレイン電極２２と、第１表面に配置され,ゲート電極２４、ソース電極２０およびドレイン電極２２ごとに複数のフィンガーをそれぞれ束ねたゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄと、ゲート電極２４、ソース電極２０およびドレイン電極２２の下部の基板１０上に配置された活性領域ＡＡ１，ＡＡ２，…，ＡＡ５と、基板１０上に活性領域に隣接して配置された非活性領域（ＢＡ）と、ソース端子電極に接続されたヴィアホールＳＣ１，ＳＣ２，…，ＳＣ５とを備え、活性領域がストライプ状に複数に分割され、かつゲート電極２４がフィッシュボーン配置されている半導体装置。 （もっと読む）

【課題】高温において高性能なトランジスタデバイスを提供する。
【解決手段】トランジスタは、活性領域に接触するコンタクト層を有するゲートを備える。ゲートコンタクト層は、特定の半導体系（例えば、ＩＩＩ属窒化物）と共に使用される場合に、高ショットキー障壁を有し、かつ高温で動作しているときに、低減された劣化を呈する材料で製作される。デバイスは、デバイスの動作寿命をさらに増大させるために、フィールドプレートを組み込むこともできる。 （もっと読む）

【課題】発熱領域が集中して配置されていることによって熱抵抗が増大することを防止し、チップ面積を大きくすることなく発熱領域を分散させる、半導体装置のセル配置方法を提供する。
【解決手段】単位ＦＥＴをゲートフィンガー電極複数本をまとめて一個のセル１１とし、チップの長手方向にフィンガー電極を平行にして配置する。各セル１１間の隙間に、ソースフィンガー電極13ａを接続したバイアホール１２付ソース電極配線１３と、ゲートフィンガー電極１４aを接続したゲート電極配線１４と、ドレインフィンガー電極１５aを接続したドレイン電極配線１５を対称性を鑑みて配置し、ドレインバスライン１６に接続され、同様に各ゲート電極配線はゲートバスライン１７に接続されている。従来十分できなかった長手方向の放熱が、そのセル間隔を基板厚程度としているので、熱は長手横方向にも拡散しながら下部のヒートシンクへと有効に放熱される。 （もっと読む）

【課題】窒化物半導体デバイスにおいて、パワートランジスタへの応用に不可欠な大電力消費時のデバイス内部の熱の不均一化を解消する。
【解決手段】基板11上に形成されたGaNからなる動作層12の上に、Al_xGa_(1-x)N(0＜x≦1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。ソース電極14およびドレイン電極15が互いに間隔をおいて形成され、ソース電極およびドレイン電極間にはゲート電極16が形成されている。表面には絶縁性と密着性の高いカーボン化合物20を施す。カーボン化合物膜20の上に、放熱膜として放熱性に優れた熱伝導率の高いダイヤモンド膜19を施す。これらの膜は前記動作層および前記障壁層および前記基板を貫通する溝21ごと表面を被覆している。 （もっと読む）

【課題】櫛形電極構造を有する電界効果トランジスタにおいて、ゲート電極に平行な方向および異なる単位電界効果トランジスタ間の温度分布を低減することで動作の均一性を向上し、高周波特性や信頼性に優れた電界効果トランジスタ（ＦＥＴ）を提供する。
【解決手段】本発明の電界効果トランジスタ（ＦＥＴ）は、基板上の一領域内に並列配置された複数のゲート電極と、前記一領域内に設けられた導電性を有する能動領域と、前記能動領域のゲート電極の延在方向中央部に設けられる非導電領域とを含み、各ゲート電極に対するゲート電極の延在方向における前記非導電領域が占める割合が、ゲート電極の配列方向における端部よりも中央部分において大きいことを特徴とする。 （もっと読む）

【課題】半導体チップの温度分布を極力均一にする半導体装置を提供する。
【解決手段】半導体チップの中心電力密度を小さく、チップ周辺に向かうに従って電力密度を大きくし、チップ内の温度分布を小さくしたことを特徴とする半導体装置。半導体チップ内に素子のセルを形成しない領域を作成し、その面積密度を調整することにより、半導体チップ内のセル密度を小さく、チップ周辺に向かうに従ってセル密度を大きくし、チップ内の温度分布を小さくしたことを特徴とする半導体装置。半導体チップ内に一様に素子を形成するが、素子の一部については動作しないように配線することにより、半導体チップ内の動作する素子セル密度を小さく、チップ周辺に向かうに従って動作しないセル密度を大きくして、チップ内の温度分布を小さくしたことを特徴とする半導体装置。 （もっと読む）

高出力半導体デバイスのための基材配置物は、ＳｉＣウエハの表面上に付着させたＳｉ層を有するＳｉＣウエハを包含する。Ｓｉ第１層、ＳｉＯ_２中間層およびＳｉ第３層を有するＳＯＩ構造体が、そのＳｉ第３層を、ＳｉＣウエハ上に付着させたＳｉに接着して、単一構造体を形成する。ＳＯＩのＳｉ第１層およびＳｉＯ_２中間層を除去して、純粋なＳｉ第３層を残し、この上にさまざまな半導体デバイスを製作することができる。Ｓｉ第３層および付着Ｓｉ層を、１種以上の半導体デバイスをＳｉＣウエハ上に製作することができるように基材配置物の一部にわたり除去してもよい一方、他の半導体デバイスを純粋なＳｉ第３層上に対応させてもよい。 （もっと読む）

【課題】 入力端子にインピーダンス素子が接続されている半導体装置において、温度上昇によっノイズが増加してしまうといった問題を解決した半導体装置を提供する。
【解決手段】 入力トランジスタのゲート端子若しくはベース端子を半導体装置の入力端子とし、ソース端子若しくはエミッタ端子と入力端子との間に、インピーダンス素子を接続することで入力インピーダンスをコントロールする半導体装置において、インピーダンス素子は、正の温度係数を有するインピーダンス素子と負の温度係数を有するインピーダンス素子を直列に接続し、温度変化に伴う入力インピーダンスの変化を緩和する。 （もっと読む）

絶縁性単結晶炭化ケイ素または絶縁性単結晶窒化ガリウムの層を、導電性単結晶炭化ケイ素または窒化ガリウムの第一の基板中に形成することを含む、エピタキシー用支持体の製造方法である。本発明はまた、前記炭化ケイ素または窒化ガリウムの単結晶層の、１．５Ｗ・ｃｍ^-1・Ｋ^-1以上の熱伝導度を有する多結晶セラミック材料から形成される第二の基板上への転写を含む。当該方法によれば、特に高周波数電源用途に用いる、高性能電子部品を安価に製造することができる。 （もっと読む）

【課題】 半導体上の膜付着力が強く、かつ温度特性が優れたショットキー電極を備えた窒化物系III−Ｖ族化合物半導体装置の電極構造を提供する。
【解決手段】 この窒化物系III−Ｖ族化合物半導体装置の電極構造は、電極４の材料として金属窒化物(窒化タングステン)を用いたので、半導体ＧａＮ層３への膜付着力が強く、かつ、加熱によってショットキー特性が劣化することがないショットキー電極４を得ることができた。 （もっと読む）