【課題】ボンディングパッドを減らして、素子サイズの小型化を可能にし、かつ、アバランシェ破壊を抑制して信頼性の向上を図ったＧａＮ系半導体装置及びその製造方法を提供する。
【解決手段】ＧａＮ系半導体装置２０は、オン状態で能動層２５を介して相互間に電流が流れるソース電極３１およびドレイン電極３２と、ゲート電極３３と、裏面電極３４とを備える。能動層２５におけるソース電極３１を形成する部分に、能動層２５の表面側からシリコン基板２１に達する深さの溝２７が形成されている。溝２７内には、能動層２５の表面とシリコン基板２１とを電気的に接続するソース電極３１と、ソース電極３１の溝２７内の部分を能動層２５に対して絶縁する絶縁層７０とが形成されている。溝２７内に、ソース電極３１と絶縁層７０を形成しているため、溝２７および絶縁膜７０の形成が容易になる。 （もっと読む）

【課題】実装するのが簡単で安価である基板または半導体ダイ上の半導体構造のために、分離技法を工夫する。また、多くの追加ステップや、追加材料の使用や、複雑さのない分離を得る。
【解決手段】モノリシックパワーＩＣ上の低電圧機能と高電圧機能を分利するために、III族窒化物材料が高電圧ＩＣの分離構造に使用される。重要な動作パラメータは、III族窒化物材料を利用し、III族窒化物半導体材料において利用できる改善された破壊性能と熱性能により改善される。分離構造は、簡素化された製造工程を提供するために、III族窒化物材料を利用しエピタキシャル成長する誘電体層を含む。この工程は、更なる製造コストを回避するプレーナー製造技術の使用を可能にする。高電圧パワーＩＣは、対応するシリコン構造に比較して、より小さなパッケージにおける性能を改善させた。 （もっと読む）

【課題】
半導体の超格子層を持つ構造を有する窒化物半導体高電子移動度トランジスタに対し、コンタクト抵抗を低減させる。
【解決手段】
電極と、窒化物半導体層とを有する窒化物半導体高電子移動度トランジスタであって、上記窒化物半導体層は、少なくとも超格子半導体層とＧａＮチャネル層とのヘテロ界面を有し、上記電極の底部が上記ヘテロ界面上又はヘテロ界面近傍に配設されたことを特徴とする窒化物半導体高電子移動度トランジスタおよびその製造方法を提供する。 （もっと読む）

【課題】絶縁膜をマスクとしてキャップ層をリセスエッチングするが、庇状絶縁膜は残らない化合物半導体装置とその製造方法を提供する。
【解決手段】ソース電極、ドレイン電極を覆って、キャップ層上に形成した第１の絶縁膜上に電子線レジスト層を形成し、リセス形成用開口を高ドーズ量で、庇除去用開口を低ドーズ量で、電子線露光し、低溶解度現像液で現像してリセス形成用開口を形成し、キャップ層を選択的にウェットエッチングして、リセス形成用開口より幅広のリセスＲＣを形成する。露出している第１の絶縁膜をエッチングして庇を消滅させた後、第１の絶縁膜を覆って、露出した半導体表面上に第２の絶縁膜を形成し、第２の絶縁膜の上にゲート電極用開口を有するレジストパターンを形成し、第２の絶縁膜をエッチングし、ゲート電極形成用金属層を形成し、リフトオフしてゲート電極を形成する。 （もっと読む）

【課題】均一性や生産性が高いと共に、高周波性能として、雑音指数が小さく、かつ付随利得の大きい電界効果トランジスタ（ＦＥＴ）、このＦＥＴを備える半導体チップ及び半導体装置を提供すること。
【解決手段】本発明のＦＥＴ１は、ＧａＡｓ半導体基板２の上に、ｉ形ＧａＡｓバッファ層３と、ｉ形ＩｎＧａＡｓ二次元電子ガス層４と、ｎ形ＡｌＧａＡｓ電子供給層５と、が積み上げられ、ｎ形ＡｌＧａＡｓ電子供給層５の上に線状にショットキー性接触するゲート電極１２があり、ゲート電極１２の両横から離れ、かつｎ形ＡｌＧａＡｓ電子供給層５の上に、ｎ形ＩｎＧａＰエッチング停止層６と、続いて同程度の横位置でｎ形ＧａＡｓコンタクト層７とが積み上げられ、ｎ形ＧａＡｓコンタクト層７の上にコンタクト層７の端から離れて帯状にオーム性接触をする電極として各側にソース電極９とドレイン電極１０とを備える。 （もっと読む）

【課題】効率良く放熱すること、周囲の回路の誤動作の防止およびコンパクトな装置を提供する。
【解決手段】空洞部を内部に有し、空洞部の上方に形成された第１半導体領域と、空洞部を取り囲む領域の上方に形成された第２半導体領域と、を有する半導体基板と、第１半導体領域に形成された電力増幅器と、第２半導体領域に形成されたデジタル回路またはアナログ回路と、第１半導体領域を覆う第１絶縁膜と、第２半導体領域を覆う第２絶縁膜と、第２絶縁膜に設けられ、空洞部に接続する第１開口部と、電力増幅器に対して第１開口部と反対側の第２絶縁膜に設けられ、空洞部に接続し、第１開口部よりも開口面積が小さい第２開口部と、第１開口部から第２開口部に向かって外気が流れるように第１および第２絶縁膜上に形成され、第１開口部の第２開口部側の端部から第２開口部に向かうに連れて断面積が小さくなる流路とを備えている。 （もっと読む）

【課題】 歩留まりの低下を抑制し、かつ良好な高周波特性を維持することが可能な電界効果トランジスタを提供する。
【解決手段】 活性領域と交差するように、少なくとも２つのドレインオーミック接触部が配置されている。ドレインオーミック接触部の間に、ソースオーミック接触部が配置されている。素子分離領域上のドレイン連結部が、ドレインオーミック接触部の同じ側の端部同士を接続する。ドレインオーミック接触部とソースオーミック接触部との間に、ゲートフィンガが配置されている。素子分離領域上のゲート給電配線が、ゲートフィンガ同士を、ドレイ連結部が配置された側とは反対側の端部において接続する。ゲート先端連結部が、ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を、ドレイン連結部が配置された側の端部において接続する。ゲート先端連結部は、ドレイオーミック接触部及びドレイン連結部のいずれとも交差しない。 （もっと読む）

【課題】
素子領域周辺をエッチングして素子分離を行ない、かつ優れた特性を有する化合物半導体装置とその製造方法を提供する。
【解決手段】
化合物半導体装置は、ＩｎＰ基板と、ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、チャネル層上方のキャリア供給層、キャリア供給層上方のコンタクト用キャップ層を含むメサと、キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、一対のオーミック電極の間でキャップ層を除去して形成され、キャリア供給層を露出するリセスと、リセスから離れる方向にキャップ層のエッジから後退して、キャップ層上に形成された絶縁膜と、リセスのキャリア供給層上からメサ外に延在するゲート電極と、チャネル層のゲート電極と対向する側部を除去して形成されたエアギャップと、を有する。 （もっと読む）

【課題】ノーマリオフタイプの窒化物半導体素子およびその製造方法を提供すること。
【解決手段】このＣＡＶＥＴは、ｎ^＋型ＧａＮ基板１と、この基板の主面１ａに形成された開口部３を有する絶縁膜２と、窒化物半導体積層構造部４とを備えている。窒化物半導体積層構造部４は、その平行面７、＋ｃ軸側傾斜面８および−ｃ軸側傾斜面９に平行な面を積層界面１５として順に積層されたｎ⁻型ＧａＮ層５およびｎ⁻型ＧａＮ層５と格子定数の異なるｎ^＋型ＡｌＧａＮ層６を備えている。ゲート電極１０は、−ｃ軸側傾斜面９に対向して形成され、ソース電極１１は、ｎ^＋型ＡｌＧａＮ層６と電気的に接続されている。ドレイン電極は、ｎ^＋型ＧａＮ基板１と電気的に接続されている。 （もっと読む）

【課題】挿入損失が少なく、ＩＭＤや高調波歪も少ない電界効果トランジスタを提供する。
【解決手段】拡散層１７上に、ソース電極２１と、ドレイン電極２２と、ソース電極２１とドレイン電極２２との間に設けられたゲート電極２０とを備える。拡散層１７は、ゲート電極２０の直下に設けられたゲート領域２４を有しており、このゲート領域２４とソース電極２１との間およびゲート領域２４とドレイン電極２２との間に一対の溝部２５が設けられている。ゲート領域２４および一対の溝部２５との対向領域を含む領域には、ソース電極２１とドレイン電極２２との間の電流路として機能するチャネル層１４が設けられており、各溝部２５は、このチャネル層１４側に向かうにつれて、断面形状がソース電極２１およびドレイン電極２２の対向方向に延伸する逆メサ形状となっている。 （もっと読む）

【課題】ノーマリオフ特性を有するHEMTを得ることが困難であった。
【解決手段】HEMTを製作する時に、マスク９を伴う基板１を用意し、この上にＧａＮをエピタキシャル成長させて第１の半導体層（電子走行層）１０を得る。マスク９の上にＧａＮが横方向成長することによって第１の半導体層１０に溝（凹部）１１が得られる。第１の半導体層１０の上にＡｌＧａＮをエピタキシャル成長させて第２の半導体層（電子供給層）１８を得る。第２の半導体層１８に溝（凹部）１９が得られる。第２の半導体層１８の平坦面上にソース電極２６及びドレイン電極２７を形成し、溝（凹部）１９の側面２１，２２上にゲート電極２８を形成する。ノーマリ状態で第１の半導体層１０に溝（凹部）１１の近傍に２ＤＥＧ層１が生じない。これにより、ノーマリオフ特性を有するＨＥＭＴを提供できる。 （もっと読む）

【課題】ｉｎ−ｓｉｔｕプロセスで作製可能なノーマリオフ型のIII族窒化物系半導体トランジスタを提供する。
【解決手段】ノーマリオフ型のIII族窒化物系半導体トランジスタ１１では、第１のバリア層１５は、窒化ガリウム系半導体層１３上に設けられ、またＡｌ_Ｘ１Ｉｎ_Ｙ１Ｇａ_{１−Ｘ１−Ｙ１}Ｎ（０＜Ｘ１≦１、０≦Ｙ１≦１）からなる。第１のバリア層１５の主面１５ａは、第１および第２のエリア１５ｂ、１５ｃを含む。ゲート電極１９が第１のバリア層１５の第２のエリア１５ｃ上に設けられている。窒化ガリウム系半導体層１３と第１のバリア層１５とは、二次元電子ガスのためのヘテロ接合２１を形成する。第２のバリア層１７は、第１のバリア層１５の第１のエリア１５ｃ上に設けられており、またＡｌ_Ｘ２Ｉｎ_Ｙ２Ｇａ_{１−Ｘ２−Ｙ２}Ｎ（０＜Ｘ１＜Ｘ２≦１、０≦Ｙ２≦１）からなる。 （もっと読む）

【課題】従来技術に於いては、ゲート電極とバリア層との間に絶縁膜を挟む構造のため、相互コンダクタンスが増加する。相互コンダクタンスを低下させることなく、ゲート電極とソース／ドレイン電極間に生じる寄生抵抗を低減化する。
【解決手段】ソース／ドレイン電極７Ａ，７Ｂの直下に位置するバリア層４の領域４Ａ，４Ｂが、電子がトンネル出来る程度に十分に薄い厚みを有しており、バリア層４の各領域４Ａ，４Ｂの下側のチャネル層３には高濃度ｎ型不純物領域６Ａ，６Ｂが存在している。そして、少なくとも高濃度ｎ型不純物領域Ａ，６Ｂ間の全てを覆う様に、バリア層４の内で領域４Ａ，４Ｂで挟まれた領域４Ｃの表面上に、ゲート電極８が形成されている。 （もっと読む）

【課題】ノーマリオフ特性を有するHEMTを得ることが困難であった。
【解決手段】本発明に従うHEMTは、電子走行層３と、この上を選択的に覆う連続的成長阻止層５と、電子供給層（第２の半導体層）６と、不連続成長層７と、ソース電極９と、ドレイン電極１０と、ゲート電極１１とを有している。連続的成長阻止層５と不連続成長層７とはゲート電極１１の下に配置されている。電子走行層３と電子供給層（第２の半導体層）６とのヘテロ接合面に沿って２ＤＥＧ層８が形成される。ゲート電極１１に電圧が印加されていない時に電子走行層３と連続的成長阻止層５との界面に沿って２ＤＥＧ層が形成されない。これにより、ノーマリオフ特性を有するHEMTを得ることができる。 （もっと読む）

【課題】コレクタ耐圧の低下を防止し、コレクタ抵抗を低減させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性ＧａＡｓ基板１０１の第１領域上に形成されたＨＢＴと、半絶縁性ＧａＡｓ基板１０１の第２領域上に形成されたＨＦＥＴとを備え、ＨＢＴは、第１領域上に順次形成された、第１導電型のエミッタ層１０３、エミッタ層１０３よりバンドギャップの小さい第２導電型のベース層１０４、第１導電型又はノンドープのコレクタ層１０５、及びコレクタ層１０５より高不純物濃度の第１導電型のサブコレクタ層１０６を有し、ＨＦＥＴは、エミッタ層１０３の一部により構成された電子供給層１１０と、電子供給層１１０の下方に形成されたチャネル層１０２とを有する。 （もっと読む）

【課題】ゲートリーク電流が小さいノーマリオフ型の窒化物半導体電界効果トランジスタを提供する。
【解決手段】基板上に(1 1 -2 0)面を主面とするアンドープのGaNが3mm、その上に、AlNが1nm、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎが25nm、n型GaNが50nm形成されている。n型GaN上にTi/Alソース・ドレイン電極が形成され、ソース電極とドレイン電極の間にｎ型Ａｌ_0.25Ｇａ_0.75Ｎの一部が露出した凹部が形成されている。この凹部の上に絶縁膜が形成され、絶縁膜に接する形でゲート電極としてPdSiが形成されている。このような構造にすることにより、ゲートリーク電流が小さいノーマリオフ型の窒化物半導体電界効果トランジスタを作製できる。 （もっと読む）

【課題】電流コラプスが少なく且つ高耐圧特性を有する低コストにて製造可能な電界効果トランジスタを提供すること。
【解決手段】ガリウムナイトライド系の電界効果トランジスタ１において、ガリウムナイトライドで構成された電子走行層１０３と、構造式Ｉｎ_x ＡＩ_1-x Ｎ（０．１３≦ｘ≦０．２２）で示されるインジウムアルミナイトライドで構成されており電極収容のためのゲートリセス構造１０５及びドレインリセス構造１０６を有している厚みが５０ｎｍより厚い電子供給層１０４と設け、ゲート電極１０８あるいはドレイン電極１０９の少なくとも一部が対応するリセス構造の底面に形成されるようにした。 （もっと読む）

【課題】本発明は、高出力化及び高耐圧化が可能なヘテロ接合電界効果型トランジスタの半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、基板上に形成されたＡｌの組成比ｘ（０＜ｘ＜１）とするＡｌ_xＧａ_1-xＮのチャネル層３と、チャネル層３上に形成されたＡｌの組成比ｙ（０＜ｙ≦１）とするＡｌ_yＧａ_1-yＮのバリア層４と、バリア層４上に形成されたソース／ドレイン電極６及びゲート電極７とを備えるヘテロ接合電界効果型トランジスタの半導体装置であって、組成比ｙは、組成比ｘより大きい。 （もっと読む）

【課題】高温において高性能なトランジスタデバイスを提供する。
【解決手段】トランジスタは、活性領域に接触するコンタクト層を有するゲートを備える。ゲートコンタクト層は、特定の半導体系（例えば、ＩＩＩ属窒化物）と共に使用される場合に、高ショットキー障壁を有し、かつ高温で動作しているときに、低減された劣化を呈する材料で製作される。デバイスは、デバイスの動作寿命をさらに増大させるために、フィールドプレートを組み込むこともできる。 （もっと読む）

半導体装置の分離構造は、フロア分離領域と、フロア分離領域の上方の誘電体の充填されたトレンチと、トレンチの底部からフロア分離領域にまで下方へ延びる側壁分離領域とを備える。この構造は、半導体基板内に比較的深い分離されたポケットを設ける一方、基板にエッチングされなければならないトレンチの深さの制限を設ける。ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオードおよびＪＦＥＴを含む種々のデバイスが、分離されたポケット内に形成される。
（もっと読む）