【課題】 ヘテロ接合を有する半導体装置において、素子領域から電流がリークすることを抑制する。
【解決手段】 半導体装置１００は、バンドギャップを異にする窒化物半導体層６、１０が積層されている半導体積層部１１を有しており、半導体積層部１１が素子領域１００ａと素子領域１００ａの周囲に形成されている素子分離領域１００ｂを備えている。素子領域１００ａは、素子分離領域１００ｂにより他の領域から絶縁されている。半導体装置１００は、素子領域１００ａ内の半導体積層部１１の表面に、主電極に接続する一対の電極群２４，１６を形成する電極群形成工程と、素子分離領域１００ｂ内の半導体積層部１１の表面に、スパッタ法を用いてスパッタ層１２を形成するスパッタ工程を備えている。 （もっと読む）

【課題】細く深いバイアホールが設けられる場合でも、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】ＳｉＣ基板１上に化合物半導体領域２を形成し、その後、化合物半導体領域２上にゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成し、更に、化合物半導体領域２上にソース電極４ｓに接続されるＡｕ膜１０を形成する。次に、ＳｉＣ基板１の裏面にレーザビームを照射して、ＳｉＣ基板１、化合物半導体領域２及びＡｕ層を貫通するバイアホール２１を形成する。次に、バイアホール２１の側面及びＳｉＣ基板１の裏面にわたってビア配線１４を形成する。次に、バイアホール２１内に溶融金属滴３２を充填し凝固させることにより、導通ビアを形成する。そして、溶融金属滴３２を充填する際に、ＳｉＣ基板１を溶融金属滴３２に対して相対的に振動させる。 （もっと読む）

【課題】追加部材を形成することなく表面保護膜の端部での剥がれを防止でき、チップエッジからの水分浸入を防止して信頼性(耐湿性)を向上できる半導体装置を提供する。
【解決手段】この半導体装置では、エピタキシャル層４Ａを覆う表面保護膜１１が高抵抗ＧａＡｓ層(素子間絶縁層)５の外周側の外周エピタキシャル層４Ａ−１の一部を覆って上記一部に接しているので、表面保護膜１１の端部の密着性が向上して外部からの水分侵入を防止できる。 （もっと読む）

【課題】 基板が低濃度の半導体基板のみからなるＪ−ＦＥＴは、静電破壊耐量は高いが、ノイズ電圧が大きく、ノイズ特性のばらつきも大きい問題があった。一方、ノイズ対策として、高濃度の半導体基板に低濃度の半導体層を積層した基板構造のＪ−ＦＥＴでは、ゲート抵抗の低減によりノイズ電圧を小さくできノイズ特性も安定する反面、静電破壊耐量が劣化する問題があった。
【解決手段】 高濃度半導体基板の条件を、所望の静電破壊耐量が得られる比抵抗及び厚みとし、これに低濃度の半導体層を積層した基板構造とする。これにより静電破壊耐量を劣化させない範囲でノイズ特性のばらつきを抑え、ノイズ電圧を小さくすることができる。また同時にノイズ特性に影響を与えない範囲で静電破壊耐量を向上させることができる。従って、従来構造と比較して市場要求に比較的柔軟に対応できるＪ−ＦＥＴを提供できる。 （もっと読む）

【課題】 基板が低濃度の半導体基板のみからなるＪ−ＦＥＴは、静電破壊耐量は高いが、ノイズ電圧が大きく、ノイズ特性のばらつきも大きい問題があった。一方、ノイズ対策として、高濃度の半導体基板に低濃度の半導体層を積層した基板構造のＪ−ＦＥＴでは、ゲート抵抗の低減によりノイズ電圧を小さくできノイズ特性も安定する反面、静電破壊耐量が劣化する問題があった。
【解決手段】 高濃度半導体基板に低濃度の第１半導体層と、第１半導体層より高濃度の第２半導体層を積層する基板構造とする。これにより静電破壊耐量を劣化させない範囲でノイズ特性のばらつきを抑え、ノイズ電圧を小さくすることができる。また同時にノイズ特性に影響を与えない範囲で静電破壊耐量を向上させることができる。従って、従来構造と比較して市場要求に比較的柔軟に対応できるＪ−ＦＥＴを提供できる。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）

【課題】、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。
【解決手段】出力切替回路３４は、温度検出装置３３によって検出された温度が所定の閾値温度以上であるとき、第２の駆動回路３２に出力切替指示を与える。これにより、第２の駆動回路は、ＭＯＳＦＥＴ３５を駆動して、ＪＦＥＴ１０に立ち上がり電圧（順方向降下電圧）Ｖ_Ｆ以上のゲート電圧Ｖ_ＧＳが印加され、ＪＦＥＴはバイポーラ動作される。これにより、高温時のＪＦＥＴ１０のオン抵抗の増加を抑制できる。 （もっと読む）

【課題】高電圧動作時においても良好な特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性のＳｉＣ基板１上に化合物半導体領域２が形成されている。ｉ−ＧａＮ層２ａの表層部分は電子走行層として機能し、その下の部分はバッファ層として機能する。バッファ層は、ＳｉＣ基板１の表面に存在する格子欠陥の電子走行層への伝播を防止している。ｎ−ＡｌＧａＮ層２ｃは電子供給層として機能する。ｎ−ＧａＮ層２ｄには、ｎ−ＡｌＧａＮ層２ｃを露出する２個の開口部が形成されており、開口部の各々に、オーミック電極がソース電極４又はドレイン電極５として形成されている。更に、ｎ−ＧａＮ層２ｄ、ソース電極４及びドレイン電極５を覆うシリコン窒化膜１０が形成されている。シリコン窒化膜１０には、１．４×１０²²個／ｃｍ³以上のＳｉ−Ｈ結合基が含まれている。 （もっと読む）

【課題】電流コラプスの小さな窒化物半導体デバイス用のショットキ電極を提供する。
【解決手段】窒素を含む３−５族化合物の半導体層と、前記半導体層に接して前記半導体層より上層に形成された導電体層と、を備えた半導体装置であって、前記導電体層は、２種以上の金属層が積層された積層金属層が合金化されて形成された合金であり、前記合金の仕事関数は、合金化前に前記半導体層に接していた金属の仕事関数より大きい半導体装置が提供される。 （もっと読む）

【課題】化合物半導体デバイスのスイッチング速度等の性能を向上できる半導体基板を提供する。
【解決手段】シリコン基板１０２と、シリコン基板の上に形成された絶縁膜１０４であってアスペクト比が√３／３以上のシリコン基板に達する開口部を有する絶縁膜１０４と、開口部に形成された化合物半導体結晶１０８であって絶縁膜１０４の表面より凸に形成されたシード化合物半導体結晶１０８と、シード化合物半導体結晶１０８の特定面をシード面として、絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層１１２と、を備えた半導体基板。 （もっと読む）

【課題】スイッチＭＭＩＣのスイッチング素子を構成するＦＥＴに櫛状パターンのゲート電極を採用した場合、線形性には優れるが、高調波歪み特性が良好でなく、特にハイパワー用途に適用するには限界があった。またＤＰＤＴでは信号経路が変わった場合に櫛状パターンの櫛歯部の先端から高周波信号が伝播することとなり、高周波信号の漏れが大きくなる問題があった。
【解決手段】櫛状パターンのゲート電極を有する第１ＦＥＴと、曲折パターンのゲート電極を有する第２ＦＥＴを組み合わせて多段接続し、スイッチング素子を構成する。またスイッチング素子の両端を櫛状パターンのゲート電極のＦＥＴ（第１ＦＥＴ）とし、ゲート電極を対向させて配置する。ゲート電極の配線部によってパッドから伝播する高周波信号を遮断できる。これにより線形性と高調波歪み特性がいずれも良好なスイッチＭＭＩＣを提供できる。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層であって前記チャネル層に対向する面の反対面に溝部を有する電子供給層と、前記電子供給層の前記溝部に形成されたｐ形半導体層と、前記ｐ形半導体層と接して形成された、または、前記ｐ形半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層と、前記電子供給層の前記チャネル層に対向する面の反対面に形成された、窒素を含む３−５族化合物の真性またはｎ形の半導体層と、前記半導体層と接して形成された、または、前記半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】高性能、高品質のチャ領域を構成することができるＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜又は有機物電極であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。このように、トランジスタのチャネル領域をＭｇＺｎＯ層で形成する。 （もっと読む）

【課題】解決しようとする課題は、差動増幅器の入力段の対構成の差動トランジスタに最適な特性の揃ったディュアル静電誘導トランジスタを提供して、トランジスタ製造上の選別を容易にし、対形成不良を少なくし、回路製作上の調整作業を容易にすることである。
【解決手段】本発明では、半導体の１ウェーハ内の隣同士に隣接して、対構成の同一導電型、同一サイズの静電誘導トランジスタを構成して、差動増幅器の入力段用には、１チップとして組立し提供したものである。 （もっと読む）

【課題】ダイオードの外付けによる部品点数の増加及び占有面積の増大を抑えた、高いアバランシュエネルギー耐量を有する窒化物半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０の第１の面側にカソード１２が形成され、第２の面側にアノード１３が形成されたダイオード１１と、半導体基板１０の上に形成されたトランジスタ２１とを備えている。トランジスタ２１は、半導体基板１０の上に形成された半導体層積層体２３と、半導体層積層体２３の上又は上部に互いに間隔をおいて形成されたソース電極２４及びドレイン電極２５と、ソース電極２４とドレイン電極２５との間に形成されたゲート電極２７とを有している。ソース電極２４は、アノード１３と電気的に接続され、ドレイン電極２５は、カソード１２と電気的に接続されている。 （もっと読む）

【課題】半導体装置において、デバイス特性及び信頼性を向上させる。
【解決手段】半導体装置を、半導体基板６上に形成された化合物半導体積層構造１と、少なくとも化合物半導体積層構造１の表面に露出している部分を覆う第１絶縁膜４と、第１絶縁膜４上に形成された第２絶縁膜５とを備えるものとし、第２絶縁膜５を第１絶縁膜４よりも水素を多く含むものとする。 （もっと読む）

【課題】 電流コラプスの抑制と高耐圧化が実現できると共に、微結晶構造の窒化物半導体層を緩やかに傾斜した形状に形成し、電界集中を緩和することができる窒化物半導体装置の製造方法を提供する。
【解決手段】 アルミニウムを含まない高絶縁性の第２の窒化物半導体層に形成した側壁が斜めに傾斜した凹部内に、ゲート電極を形成する。側壁が斜めの凹部は、第２の窒化物半導体装置の成長温度を徐々に低くしながら成長させ、その後、成長温度に応じてエッチングレートが異なるエッチング液を使用してエッチングして形成する。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くすることにより、寄生抵抗の増大を防止することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０を備える。そして、バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されたソース／ドレイン電極７０とを備える。スペーサ層４０は、ゲート電極８０の下側の領域に形成され、チャネル層３０およびバリア層５０のいずれよりもバンドギャップが大きい第１のスペーサ層４１を備える。そして、スペーサ層４０は、ソース／ドレイン電極７０の下側の領域に形成され、第１のスペーサ層４１よりもバンドギャップが小さい第２のスペーサ層４２を備える。 （もっと読む）

【課題】電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体トランジスタは、基板１１と、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体１３と比べてバンドギャップエネルギが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成され、開口部を有する第３の窒化物半導体層１５とを備えている。開口部を埋めるようにｐ型の第４の窒化物半導体層１６が形成され、第４の窒化物半導体層１６の上にはゲート電極２１が形成されている。 （もっと読む）