半導体装置及びその製造方法
【課題】細く深いバイアホールが設けられる場合でも、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】SiC基板1上に化合物半導体領域2を形成し、その後、化合物半導体領域2上にゲート電極4g、ソース電極4s及びドレイン電極4dを形成し、更に、化合物半導体領域2上にソース電極4sに接続されるAu膜10を形成する。次に、SiC基板1の裏面にレーザビームを照射して、SiC基板1、化合物半導体領域2及びAu層を貫通するバイアホール21を形成する。次に、バイアホール21の側面及びSiC基板1の裏面にわたってビア配線14を形成する。次に、バイアホール21内に溶融金属滴32を充填し凝固させることにより、導通ビアを形成する。そして、溶融金属滴32を充填する際に、SiC基板1を溶融金属滴32に対して相対的に振動させる。
【解決手段】SiC基板1上に化合物半導体領域2を形成し、その後、化合物半導体領域2上にゲート電極4g、ソース電極4s及びドレイン電極4dを形成し、更に、化合物半導体領域2上にソース電極4sに接続されるAu膜10を形成する。次に、SiC基板1の裏面にレーザビームを照射して、SiC基板1、化合物半導体領域2及びAu層を貫通するバイアホール21を形成する。次に、バイアホール21の側面及びSiC基板1の裏面にわたってビア配線14を形成する。次に、バイアホール21内に溶融金属滴32を充填し凝固させることにより、導通ビアを形成する。そして、溶融金属滴32を充填する際に、SiC基板1を溶融金属滴32に対して相対的に振動させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、GaN系(窒化ガリウム)高電子移動度トランジスタ(HEMT:high electron mobility transistor))等を備えた半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、無線通信技術の著しい普及に伴い、携帯電話等に用いられる無線基地局での消費電力が増加している。このような状況下において、GaN系材料を用いたHEMTの、無線基地局に用いられる高出力増幅器への適用が着目されている。これは、GaN系材料には、低消費電力を実現させる特性があるからである。
【0003】
但し、GaN系HEMTの高周波特性は、動作中に、ソースインダクタンス及び発熱に伴って低下することがある。そこで、ソースインダクタンスの影響を抑制するために、ソース電極にバイアホールを形成する技術が開発されており、また、放熱効率を向上させるために基板の裏面に電極を形成する技術が開発されている。
【0004】
バイアホールに関しては、回路パターンが形成された基板の表面に、垂直な方向からレーザビームを照射してバイアホールを形成し、基板の表面を平面支持物に接着した上で、バイアホールの内部から基板の裏面にわたって2つの導電膜をスパッタリング法及びめっき法により積層する技術が提案されている(特許文献1)。しかしながら、この技術では、GaN系HEMTの微細化のためにバイアホールのアスペクト比を10以上とすると、ソースインダクタンスの低減も放熱効果の向上も不十分となることが判明した。
【0005】
また、エッチングにより、基板にすり鉢状のバイアホールを形成する技術も提案されている(特許文献2)。しかしながら、エッチングによりバイアホールを形成するためには、その前後にレジストパターンの形成及び除去が必要であるため、工程数が多いという課題がある。また、この技術でも、ソースインダクタンスの低減も放熱効果の向上も不十分となることが判明した。
【0006】
【特許文献1】特開平3−248561号公報
【特許文献2】特開2007−115895号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の目的は、細く深いバイアホールが設けられる場合でも、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本願発明者らが、従来の製造方法における問題の原因を究明すべく鋭意検討を重ねた結果、次のような現象が生じていることが判明した。
【0009】
レーザビームを照射してバイアホールを形成する従来の方法では、アスペクト比を10以上にすると、バイアホールの形成後に導電膜をスパッタリング法で形成しようとしても、バイアホールの深部に導電膜を形成することができないことが判明した。また、レーザビームを表面から照射しているため、基板の裏面においてバイアホール近傍に「ばり」のような膨らみが生じ、この周囲においてもスパッタリング法で導電膜を確実に形成することが困難であることも判明した。そして、これらの要因に付随して、その後にめっき法により形成する導電膜についても、バイアホール内に設計通りに形成することができず、ソースインダクタンスの低減も放熱効果の向上も不十分となっているのである。
【0010】
エッチングによりバイアホールを形成する従来の方法では、バイアホールの内部に導電膜を埋め込む際に、その埋め込み性が低く、内部に気泡が残留しやすいことが判明した。
【0011】
そして、本願発明者らは、これらの知見に基づいて更に鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【0012】
半導体装置の製造方法では、基板上に化合物半導体層を形成し、その後、前記化合物半導体層上にゲート電極、ソース電極及びドレイン電極を形成し、更に、前記化合物半導体層上に前記ソース電極に接続される金属層を形成する。次に、前記基板の裏面にレーザビームを照射して、前記基板及び化合物半導体層を貫通し、少なくとも前記金属層の一部を露出するバイアホールを形成する。次に、前記バイアホール内に溶融金属を充填し凝固させることにより、導通ビアを形成する。そして、前記溶融金属を充填する際に、前記基板を前記溶融金属に対して相対的に振動させる。
【0013】
また、半導体装置には、基板と、前記基板上に形成された化合物半導体層と、前記化合物半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記化合物半導体層上に形成され前記ソース電極に接続された金属層と、前記基板、化合物半導体層及び金属層を貫通するバイアホールと、前記バイアホールの側面及び前記基板の裏面に形成されたビア配線と、前記バイアホール内に充填された導通ビアと、が設けられている。そして、前記基板の裏面を基準として深くなるほど、前記バイアホールの径が小さくなっている。
【発明の効果】
【0014】
上記の半導体装置の製造方法等によれば、基板を振動させながら溶融金属をバイアホール内に充填しているため、気泡が残留しにくく、確実にバイアホール内に導通ビアを形成することができる。従って、バイアホールのアスペクト比が大きい場合であっても、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図1A乃至図1Mは、第1の実施形態に係るGaN系HEMT(半導体装置)を製造する方法を工程順に示す断面図である。
【0016】
先ず、図1Aに示すように、半絶縁性のSiC基板1上に、例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法により、化合物半導体領域2を形成する。化合物半導体領域2の形成では、例えば、i−GaN層2a、i−AlGaN層2b、n−AlGaN層2c及びn−GaN層2dをこの順で形成する。i−GaN層2aは意図的に不純物のドーピングを行っていないGaN層であり、その厚さは3μm程度である。i−GaN層2aの表層部分は電子走行層として機能し、その下の部分はバッファ層として機能する。バッファ層は、SiC基板1の表面に存在する格子欠陥の電子走行層への伝播を防止している。i−AlGaN層2bは意図的に不純物のドーピングを行っていないAl0.25Ga0.75N層であり、その厚さは5nm程度である。n−AlGaN層2cはSiが5×1018cm-3程度の濃度でドーピングされたn型のAl0.25Ga0.75N層であり、その厚さは30nm程度である。n−AlGaN層2cは電子供給層として機能する。n−GaN層2dはSiが2×1018cm-3程度の濃度でドーピングされたn型のGaN層であり、その厚さは10nm程度である。なお、各AlGaN層におけるAlとGaとの割合は特に限定されない。i−GaN層2a、i−AlGaN層2b、n−AlGaN層2c及びn−GaN層2dが化合物半導体領域2に含まれる。
【0017】
次いで、図1Bに示すように、化合物半導体領域2に向けて選択的にArを注入することにより、活性領域を画定する素子分離領域3を化合物半導体領域2及びSiC基板1に形成する。
【0018】
その後、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域2上に形成する。続いて、レジストパターンをマスクとして用い、不活性ガス及びCl2ガス等の塩素系ガスを用いたドライエッチングをn−GaN層2dに対して行うことにより、図1Cに示すように、n−GaN層2dに2個の開口部を形成する。なお、開口部の深さに関し、n−GaN層2dの一部を残してもよく、また、n−AlGaN層2cの一部を除去してもよい。つまり、開口部の深さはn−GaN層2dの厚さと一致している必要はない。
【0019】
その後、同じく図1Cに示すように、一方の開口部内にソース電極4sを形成し、他方の開口部内にドレイン電極4dを形成する。ソース電極4s及びドレイン電極4dの形成に当たっては、先ず、例えば、蒸着法によりTi層を形成し、その上に蒸着法によりAl層を形成する。Ti層の厚さは30nm程度、Al層の厚さは300nm程度とする。そして、加温した有機溶剤を用いてレジストパターンを除去する。つまり、ソース電極4s及びドレイン電極4dの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、窒素雰囲気中で400℃〜1000℃(例えば600℃)での熱処理を行うことにより、n−AlGaN層2cとソース電極4s及びドレイン電極4dとの間とをオーミックコンタクトさせる。つまり、ソース電極4s及びドレイン電極4dとして、例えばAl含有オーミック電極を形成する。
【0020】
続いて、同じく図1Cに示すように、ソース電極4s及びドレイン電極4dの間において、n−GaN層2d上にゲート電極4gを形成する。ゲート電極4gの形成に当たっては、先ず、ゲート電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域2上に形成する。その後、例えば、蒸着法によりNi層を形成し、その上に蒸着法によりAu層を形成する。Ni層の厚さは10nm程度、Au層の厚さは300nm程度とする。ゲート電極4gの形成に当たり、例えば、蒸着法によりTi層を形成し、その上に蒸着法によりPt層を形成し、更にその上にAu層を形成してもよい。この場合、例えば、Ti層の厚さは20nm程度、Pt層の厚さは50nm程度、Au層の厚さは300nm程度とする。そして、加温した有機溶剤を用いてレジストパターンを除去する。つまり、ゲート電極4gの形成でも、例えば蒸着及びリフトオフの技術を用いる。
【0021】
次いで、図1Dに示すように、化合物半導体領域2上の全面に、ソース電極4s、ドレイン電極4d及びゲート電極4gを覆うシリコン窒化膜5をプラズマCVD法により形成する。
【0022】
その後、ソース電極4sに対応する開口部及びドレイン電極4dに対応する開口部を備えたレジストパターンをシリコン窒化膜5上に形成する。続いて、図1Eに示すように、レジストパターンをマスクとしてシリコン窒化膜5をパターニングすることにより、コンタクトホール5sをソース電極4s上に形成し、コンタクトホール5dをドレイン電極4d上に形成する。次いで、レジストパターンを除去する。
【0023】
その後、バイアホールを形成する予定の領域を開口するレジストパターンを形成し、このレジストパターンをマスクとしてシリコン窒化膜5をパターニングすることにより、図1Fに示すように、開口部5vをシリコン窒化膜5に形成する。続いて、レジストパターンを除去する。
【0024】
次いで、図1Gに示すように、SiC基板1の表面側の全面にシード層7として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。Ti層の厚さは10nm程度であり、Pt層の厚さは50nm程度であり、Au層の厚さは200nm程度である。Pt層はバリアメタルとして機能し、Ti層はPt層とオーミック電極(ソース電極4s及びドレイン電極4g)との間の密着性を向上させる。
【0025】
その後、開口部5s及び開口部5vを露出する開口部、並びに開口部5dを開口する開口部を備えたレジストパターンをシード層7上に形成する。続いて、図1Hに示すように、電気めっき法により、レジストパターンの各開口部内において、シード層7上に厚さが1μm程度のAu膜10を形成する。次いで、レジストパターンを除去し、例えばイオンミリングを行うことにより、Au膜10から露出しているシード層7を除去する。
【0026】
その後、図1Iに示すように、SiC基板1の表面側の全面に表面保護層11を形成し、SiC基板1の表裏を反転させる。次いで、SiC基板1の裏面を研磨することにより、SiC基板1の厚さを、50μm〜300μm(例えば200μm)とする。
【0027】
次いで、同じく図1Iに示すように、SiC基板1及び化合物半導体領域2の素子分離領域3、シード層7、Au膜10並びに表面保護層11を貫通するバイアホール21をレーザビームの照射により形成する。バイアホール21の形成に当たっては、図2に示すように、SiC基板1の裏面に垂直な方向から傾斜した方向からレーザビームを照射する。垂直な方向からの傾斜角度は、例えば10°以上とする。この結果、バイアホール21の側面とSiC基板1の裏面とのなす角度は、80°以下となる。また、バイアホール21の化合物半導体領域2とシード層7との間の界面での直径は、例えば10μm〜15μm程度とする。なお、図1Iでは、図示の便宜上、バイアホール21のAu膜10における最大径が素子分離領域3における最大径と同程度となっているが、実際には、Au膜10における最大径は素子分離領域3における最大径より著しく小さく、上記界面における直径と同程度である。これは、SiC基板1の厚さが200μm程度であるのに対し、Au膜10の厚さは1μm程度であるためである。
【0028】
次いで、図1Jに示すように、次いで、SiC基板1の裏面側の全面に密着膜12として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。Ti層の厚さは10nm程度であり、Pt層の厚さは50nm程度であり、Au層の厚さは200nm程度である。Pt層の形成を省略してもよい。その後、電気めっき法により、密着膜12上に厚さが10μm程度のAu膜13を形成する。Au膜13及び密着膜12からビア配線14が構成される。なお、Auは、その抵抗が低く、また、酸化しにくいため、配線の材料として適している。
【0029】
本実施形態では、バイアホール21の側面がSiC基板1の裏面に垂直な方向から傾斜しているので、バイアホール21の最小径(10μm〜15μm程度)に対するSiC基板1の厚さ(200μm程度)の比が10を超えていても、密着膜12がバイアホール21の側面の全体に確実に形成される。従って、Au膜13も確実に形成される。
【0030】
Au膜13の形成後、図1Kに示すように、表面保護層11を除去する。次いで、ステージ31上に溶融金属滴32を準備し、この溶融金属滴32がバイアホール21に入り込むように、SiC基板1を振動させながらステージ31に向けて移動させる。溶融金属滴32としては、例えばAuSn系合金からなるものを用いる。
【0031】
そして、図1Lに示すように、溶融金属滴32がバイアホール21の上方からはみ出したところで、SiC基板1の移動を停止し、その状態で溶融金属滴32を凝固させる。この結果、ソース電極4sに接続されたAu膜10とビア配線14とを接続する導通ビア32aが形成される。
【0032】
その後、図1Mに示すように、SiC基板1をステージ31上から取り外し、導通ビア32aの余分な部分の除去等を行う。更に、必要に応じて配線(図示せず)等を形成してGaN系HEMTを完成させる。
【0033】
このような製造方法では、バイアホール21の側面を傾斜面としているため、密着膜12及びAu膜13を確実に形成することができる。また、導通ビア32aの形成に当たって、SiC基板1を振動させながら溶融金属滴32をバイアホール21の内部に充填しているため、気泡が残留しにくい。従って、本実施形態によれば、これらの複合的な要因により、ビア配線14とAu膜10との導通及び熱的な結合を良好なものとして、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる。
【0034】
なお、表面保護層11の除去後では、SiC基板1の表面側から見たレイアウトは図3Aのようになり、裏面側から見たレイアウトは図3Bのようになる。つまり、図1Mには図示されていないが、図3Aに示すように、ゲート電極4gに接続されるAu膜10も存在する。なお、図3Aに示すレイアウトは単純なものであるが、マルチフィンガーゲート構造を採用すれば、出力を向上させることができる。また、抵抗体及びキャパシタ等も実装してモノリシックマイクロ波集積回路(MMIC)としてもよい。
【0035】
また、上記の実施形態では、シリコン窒化膜5に開口部5vを形成しているが、開口部5vの形成を省略してもよい。但し、レーザビームを用いてシリコン窒化膜5を加工すると、予期できない化合物層が生成する可能性があり、半導体装置の特性がばらつく可能性がある。従って、確実のためには開口部5vを形成することが好ましい。
【0036】
また、上記の実施形態では、バイアホール21がAu膜10を貫通しているが、バイアホール21からAu層の少なくとも一部が露出されれば、Au膜10を貫通させる必要はない。但し、導通ビア32aの形成の際に気泡をより残留しにくくするためには、貫通させることが好ましい。
【0037】
また、上記の実施形態では、溶融金属滴32をバイアホール21内に充填させる際に、SiC基板1を振動させているが、ステージ31を振動させてもよく、これらの双方を振動させてもよい。いずれにしても、SiC基板1が溶融金属滴32に対して相対的に振動している状態となればよい。このような相対的な振動を行わなかった場合には、図4(a)に示すように、溶融金属滴32中に気泡32bが残留してしまい、そのまま凝固させると、導通ビア32aが気泡32bを含むものとなってしまう。一方、相対的な振動を行った場合には、気泡32bが溶融金属滴32の上下から外方に排出されるので、図4(b)に示すように、溶融金属滴32中に気泡32bが残留しにくくなる。
【図面の簡単な説明】
【0038】
【図1A】実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1B】図1Aに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1C】図1Bに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1D】図1Cに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1E】図1Dに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1F】図1Eに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1G】図1Fに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1H】図1Gに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1I】図1Hに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1J】図1Iに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1K】図1Jに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1L】図1Kに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1M】図1Lに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図2】バイアホール21を形成する際のレーザビームの照射方法を示す模式図である。
【図3A】実施形態における表面側のレイアウトを示す図である。
【図3B】実施形態における裏面側のレイアウトを示す図である。
【図4】振動の有無に伴う溶融金属滴32の変化を示す図である。
【符号の説明】
【0039】
1:SiC基板
2:化合物半導体領域
3:素子分離領域
4d:ドレイン電極
4g:ゲート電極
4s:ソース電極
10:Au層
14:ビア配線
21:バイアホール
31:ステージ
32:溶融金属滴
32a:導通ビア
【技術分野】
【0001】
本発明は、GaN系(窒化ガリウム)高電子移動度トランジスタ(HEMT:high electron mobility transistor))等を備えた半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、無線通信技術の著しい普及に伴い、携帯電話等に用いられる無線基地局での消費電力が増加している。このような状況下において、GaN系材料を用いたHEMTの、無線基地局に用いられる高出力増幅器への適用が着目されている。これは、GaN系材料には、低消費電力を実現させる特性があるからである。
【0003】
但し、GaN系HEMTの高周波特性は、動作中に、ソースインダクタンス及び発熱に伴って低下することがある。そこで、ソースインダクタンスの影響を抑制するために、ソース電極にバイアホールを形成する技術が開発されており、また、放熱効率を向上させるために基板の裏面に電極を形成する技術が開発されている。
【0004】
バイアホールに関しては、回路パターンが形成された基板の表面に、垂直な方向からレーザビームを照射してバイアホールを形成し、基板の表面を平面支持物に接着した上で、バイアホールの内部から基板の裏面にわたって2つの導電膜をスパッタリング法及びめっき法により積層する技術が提案されている(特許文献1)。しかしながら、この技術では、GaN系HEMTの微細化のためにバイアホールのアスペクト比を10以上とすると、ソースインダクタンスの低減も放熱効果の向上も不十分となることが判明した。
【0005】
また、エッチングにより、基板にすり鉢状のバイアホールを形成する技術も提案されている(特許文献2)。しかしながら、エッチングによりバイアホールを形成するためには、その前後にレジストパターンの形成及び除去が必要であるため、工程数が多いという課題がある。また、この技術でも、ソースインダクタンスの低減も放熱効果の向上も不十分となることが判明した。
【0006】
【特許文献1】特開平3−248561号公報
【特許文献2】特開2007−115895号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の目的は、細く深いバイアホールが設けられる場合でも、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
本願発明者らが、従来の製造方法における問題の原因を究明すべく鋭意検討を重ねた結果、次のような現象が生じていることが判明した。
【0009】
レーザビームを照射してバイアホールを形成する従来の方法では、アスペクト比を10以上にすると、バイアホールの形成後に導電膜をスパッタリング法で形成しようとしても、バイアホールの深部に導電膜を形成することができないことが判明した。また、レーザビームを表面から照射しているため、基板の裏面においてバイアホール近傍に「ばり」のような膨らみが生じ、この周囲においてもスパッタリング法で導電膜を確実に形成することが困難であることも判明した。そして、これらの要因に付随して、その後にめっき法により形成する導電膜についても、バイアホール内に設計通りに形成することができず、ソースインダクタンスの低減も放熱効果の向上も不十分となっているのである。
【0010】
エッチングによりバイアホールを形成する従来の方法では、バイアホールの内部に導電膜を埋め込む際に、その埋め込み性が低く、内部に気泡が残留しやすいことが判明した。
【0011】
そして、本願発明者らは、これらの知見に基づいて更に鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【0012】
半導体装置の製造方法では、基板上に化合物半導体層を形成し、その後、前記化合物半導体層上にゲート電極、ソース電極及びドレイン電極を形成し、更に、前記化合物半導体層上に前記ソース電極に接続される金属層を形成する。次に、前記基板の裏面にレーザビームを照射して、前記基板及び化合物半導体層を貫通し、少なくとも前記金属層の一部を露出するバイアホールを形成する。次に、前記バイアホール内に溶融金属を充填し凝固させることにより、導通ビアを形成する。そして、前記溶融金属を充填する際に、前記基板を前記溶融金属に対して相対的に振動させる。
【0013】
また、半導体装置には、基板と、前記基板上に形成された化合物半導体層と、前記化合物半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記化合物半導体層上に形成され前記ソース電極に接続された金属層と、前記基板、化合物半導体層及び金属層を貫通するバイアホールと、前記バイアホールの側面及び前記基板の裏面に形成されたビア配線と、前記バイアホール内に充填された導通ビアと、が設けられている。そして、前記基板の裏面を基準として深くなるほど、前記バイアホールの径が小さくなっている。
【発明の効果】
【0014】
上記の半導体装置の製造方法等によれば、基板を振動させながら溶融金属をバイアホール内に充填しているため、気泡が残留しにくく、確実にバイアホール内に導通ビアを形成することができる。従って、バイアホールのアスペクト比が大きい場合であっても、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図1A乃至図1Mは、第1の実施形態に係るGaN系HEMT(半導体装置)を製造する方法を工程順に示す断面図である。
【0016】
先ず、図1Aに示すように、半絶縁性のSiC基板1上に、例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法により、化合物半導体領域2を形成する。化合物半導体領域2の形成では、例えば、i−GaN層2a、i−AlGaN層2b、n−AlGaN層2c及びn−GaN層2dをこの順で形成する。i−GaN層2aは意図的に不純物のドーピングを行っていないGaN層であり、その厚さは3μm程度である。i−GaN層2aの表層部分は電子走行層として機能し、その下の部分はバッファ層として機能する。バッファ層は、SiC基板1の表面に存在する格子欠陥の電子走行層への伝播を防止している。i−AlGaN層2bは意図的に不純物のドーピングを行っていないAl0.25Ga0.75N層であり、その厚さは5nm程度である。n−AlGaN層2cはSiが5×1018cm-3程度の濃度でドーピングされたn型のAl0.25Ga0.75N層であり、その厚さは30nm程度である。n−AlGaN層2cは電子供給層として機能する。n−GaN層2dはSiが2×1018cm-3程度の濃度でドーピングされたn型のGaN層であり、その厚さは10nm程度である。なお、各AlGaN層におけるAlとGaとの割合は特に限定されない。i−GaN層2a、i−AlGaN層2b、n−AlGaN層2c及びn−GaN層2dが化合物半導体領域2に含まれる。
【0017】
次いで、図1Bに示すように、化合物半導体領域2に向けて選択的にArを注入することにより、活性領域を画定する素子分離領域3を化合物半導体領域2及びSiC基板1に形成する。
【0018】
その後、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域2上に形成する。続いて、レジストパターンをマスクとして用い、不活性ガス及びCl2ガス等の塩素系ガスを用いたドライエッチングをn−GaN層2dに対して行うことにより、図1Cに示すように、n−GaN層2dに2個の開口部を形成する。なお、開口部の深さに関し、n−GaN層2dの一部を残してもよく、また、n−AlGaN層2cの一部を除去してもよい。つまり、開口部の深さはn−GaN層2dの厚さと一致している必要はない。
【0019】
その後、同じく図1Cに示すように、一方の開口部内にソース電極4sを形成し、他方の開口部内にドレイン電極4dを形成する。ソース電極4s及びドレイン電極4dの形成に当たっては、先ず、例えば、蒸着法によりTi層を形成し、その上に蒸着法によりAl層を形成する。Ti層の厚さは30nm程度、Al層の厚さは300nm程度とする。そして、加温した有機溶剤を用いてレジストパターンを除去する。つまり、ソース電極4s及びドレイン電極4dの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、窒素雰囲気中で400℃〜1000℃(例えば600℃)での熱処理を行うことにより、n−AlGaN層2cとソース電極4s及びドレイン電極4dとの間とをオーミックコンタクトさせる。つまり、ソース電極4s及びドレイン電極4dとして、例えばAl含有オーミック電極を形成する。
【0020】
続いて、同じく図1Cに示すように、ソース電極4s及びドレイン電極4dの間において、n−GaN層2d上にゲート電極4gを形成する。ゲート電極4gの形成に当たっては、先ず、ゲート電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域2上に形成する。その後、例えば、蒸着法によりNi層を形成し、その上に蒸着法によりAu層を形成する。Ni層の厚さは10nm程度、Au層の厚さは300nm程度とする。ゲート電極4gの形成に当たり、例えば、蒸着法によりTi層を形成し、その上に蒸着法によりPt層を形成し、更にその上にAu層を形成してもよい。この場合、例えば、Ti層の厚さは20nm程度、Pt層の厚さは50nm程度、Au層の厚さは300nm程度とする。そして、加温した有機溶剤を用いてレジストパターンを除去する。つまり、ゲート電極4gの形成でも、例えば蒸着及びリフトオフの技術を用いる。
【0021】
次いで、図1Dに示すように、化合物半導体領域2上の全面に、ソース電極4s、ドレイン電極4d及びゲート電極4gを覆うシリコン窒化膜5をプラズマCVD法により形成する。
【0022】
その後、ソース電極4sに対応する開口部及びドレイン電極4dに対応する開口部を備えたレジストパターンをシリコン窒化膜5上に形成する。続いて、図1Eに示すように、レジストパターンをマスクとしてシリコン窒化膜5をパターニングすることにより、コンタクトホール5sをソース電極4s上に形成し、コンタクトホール5dをドレイン電極4d上に形成する。次いで、レジストパターンを除去する。
【0023】
その後、バイアホールを形成する予定の領域を開口するレジストパターンを形成し、このレジストパターンをマスクとしてシリコン窒化膜5をパターニングすることにより、図1Fに示すように、開口部5vをシリコン窒化膜5に形成する。続いて、レジストパターンを除去する。
【0024】
次いで、図1Gに示すように、SiC基板1の表面側の全面にシード層7として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。Ti層の厚さは10nm程度であり、Pt層の厚さは50nm程度であり、Au層の厚さは200nm程度である。Pt層はバリアメタルとして機能し、Ti層はPt層とオーミック電極(ソース電極4s及びドレイン電極4g)との間の密着性を向上させる。
【0025】
その後、開口部5s及び開口部5vを露出する開口部、並びに開口部5dを開口する開口部を備えたレジストパターンをシード層7上に形成する。続いて、図1Hに示すように、電気めっき法により、レジストパターンの各開口部内において、シード層7上に厚さが1μm程度のAu膜10を形成する。次いで、レジストパターンを除去し、例えばイオンミリングを行うことにより、Au膜10から露出しているシード層7を除去する。
【0026】
その後、図1Iに示すように、SiC基板1の表面側の全面に表面保護層11を形成し、SiC基板1の表裏を反転させる。次いで、SiC基板1の裏面を研磨することにより、SiC基板1の厚さを、50μm〜300μm(例えば200μm)とする。
【0027】
次いで、同じく図1Iに示すように、SiC基板1及び化合物半導体領域2の素子分離領域3、シード層7、Au膜10並びに表面保護層11を貫通するバイアホール21をレーザビームの照射により形成する。バイアホール21の形成に当たっては、図2に示すように、SiC基板1の裏面に垂直な方向から傾斜した方向からレーザビームを照射する。垂直な方向からの傾斜角度は、例えば10°以上とする。この結果、バイアホール21の側面とSiC基板1の裏面とのなす角度は、80°以下となる。また、バイアホール21の化合物半導体領域2とシード層7との間の界面での直径は、例えば10μm〜15μm程度とする。なお、図1Iでは、図示の便宜上、バイアホール21のAu膜10における最大径が素子分離領域3における最大径と同程度となっているが、実際には、Au膜10における最大径は素子分離領域3における最大径より著しく小さく、上記界面における直径と同程度である。これは、SiC基板1の厚さが200μm程度であるのに対し、Au膜10の厚さは1μm程度であるためである。
【0028】
次いで、図1Jに示すように、次いで、SiC基板1の裏面側の全面に密着膜12として、Ti層、Pt層及びAu層の積層体をスパッタリング法により形成する。Ti層の厚さは10nm程度であり、Pt層の厚さは50nm程度であり、Au層の厚さは200nm程度である。Pt層の形成を省略してもよい。その後、電気めっき法により、密着膜12上に厚さが10μm程度のAu膜13を形成する。Au膜13及び密着膜12からビア配線14が構成される。なお、Auは、その抵抗が低く、また、酸化しにくいため、配線の材料として適している。
【0029】
本実施形態では、バイアホール21の側面がSiC基板1の裏面に垂直な方向から傾斜しているので、バイアホール21の最小径(10μm〜15μm程度)に対するSiC基板1の厚さ(200μm程度)の比が10を超えていても、密着膜12がバイアホール21の側面の全体に確実に形成される。従って、Au膜13も確実に形成される。
【0030】
Au膜13の形成後、図1Kに示すように、表面保護層11を除去する。次いで、ステージ31上に溶融金属滴32を準備し、この溶融金属滴32がバイアホール21に入り込むように、SiC基板1を振動させながらステージ31に向けて移動させる。溶融金属滴32としては、例えばAuSn系合金からなるものを用いる。
【0031】
そして、図1Lに示すように、溶融金属滴32がバイアホール21の上方からはみ出したところで、SiC基板1の移動を停止し、その状態で溶融金属滴32を凝固させる。この結果、ソース電極4sに接続されたAu膜10とビア配線14とを接続する導通ビア32aが形成される。
【0032】
その後、図1Mに示すように、SiC基板1をステージ31上から取り外し、導通ビア32aの余分な部分の除去等を行う。更に、必要に応じて配線(図示せず)等を形成してGaN系HEMTを完成させる。
【0033】
このような製造方法では、バイアホール21の側面を傾斜面としているため、密着膜12及びAu膜13を確実に形成することができる。また、導通ビア32aの形成に当たって、SiC基板1を振動させながら溶融金属滴32をバイアホール21の内部に充填しているため、気泡が残留しにくい。従って、本実施形態によれば、これらの複合的な要因により、ビア配線14とAu膜10との導通及び熱的な結合を良好なものとして、ソースインダクタンスを十分に低減し、高い放熱効率を得ることができる。
【0034】
なお、表面保護層11の除去後では、SiC基板1の表面側から見たレイアウトは図3Aのようになり、裏面側から見たレイアウトは図3Bのようになる。つまり、図1Mには図示されていないが、図3Aに示すように、ゲート電極4gに接続されるAu膜10も存在する。なお、図3Aに示すレイアウトは単純なものであるが、マルチフィンガーゲート構造を採用すれば、出力を向上させることができる。また、抵抗体及びキャパシタ等も実装してモノリシックマイクロ波集積回路(MMIC)としてもよい。
【0035】
また、上記の実施形態では、シリコン窒化膜5に開口部5vを形成しているが、開口部5vの形成を省略してもよい。但し、レーザビームを用いてシリコン窒化膜5を加工すると、予期できない化合物層が生成する可能性があり、半導体装置の特性がばらつく可能性がある。従って、確実のためには開口部5vを形成することが好ましい。
【0036】
また、上記の実施形態では、バイアホール21がAu膜10を貫通しているが、バイアホール21からAu層の少なくとも一部が露出されれば、Au膜10を貫通させる必要はない。但し、導通ビア32aの形成の際に気泡をより残留しにくくするためには、貫通させることが好ましい。
【0037】
また、上記の実施形態では、溶融金属滴32をバイアホール21内に充填させる際に、SiC基板1を振動させているが、ステージ31を振動させてもよく、これらの双方を振動させてもよい。いずれにしても、SiC基板1が溶融金属滴32に対して相対的に振動している状態となればよい。このような相対的な振動を行わなかった場合には、図4(a)に示すように、溶融金属滴32中に気泡32bが残留してしまい、そのまま凝固させると、導通ビア32aが気泡32bを含むものとなってしまう。一方、相対的な振動を行った場合には、気泡32bが溶融金属滴32の上下から外方に排出されるので、図4(b)に示すように、溶融金属滴32中に気泡32bが残留しにくくなる。
【図面の簡単な説明】
【0038】
【図1A】実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1B】図1Aに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1C】図1Bに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1D】図1Cに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1E】図1Dに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1F】図1Eに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1G】図1Fに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1H】図1Gに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1I】図1Hに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1J】図1Iに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1K】図1Jに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1L】図1Kに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図1M】図1Lに引き続き、実施形態に係るGaN系HEMTを製造する方法を示す断面図である。
【図2】バイアホール21を形成する際のレーザビームの照射方法を示す模式図である。
【図3A】実施形態における表面側のレイアウトを示す図である。
【図3B】実施形態における裏面側のレイアウトを示す図である。
【図4】振動の有無に伴う溶融金属滴32の変化を示す図である。
【符号の説明】
【0039】
1:SiC基板
2:化合物半導体領域
3:素子分離領域
4d:ドレイン電極
4g:ゲート電極
4s:ソース電極
10:Au層
14:ビア配線
21:バイアホール
31:ステージ
32:溶融金属滴
32a:導通ビア
【特許請求の範囲】
【請求項1】
基板上に化合物半導体層を形成する工程と、
前記化合物半導体層上にゲート電極、ソース電極、ドレイン電極、及び前記ソース電極に接続される金属層を形成する工程と、
前記基板の裏面にレーザビームを照射して、前記基板及び化合物半導体層を貫通し、少なくとも前記金属層の一部を露出するバイアホールを形成する工程と、
前記バイアホール内に溶融金属を充填し凝固させることにより、導通ビアを形成する工程と、
を有し、
前記溶融金属を充填する際に、前記基板を前記溶融金属に対して相対的に振動させることを特徴とする半導体装置の製造方法。
【請求項2】
前記バイアホールを形成する工程において、前記金属層を貫通する前記バイアホールを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記レーザビームを前記裏面に垂直な方向に対して傾斜した方向から照射することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記傾斜の角度を10°以上とすることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記バイアホールを形成する工程と前記導通ビアを形成する工程との間に、前記バイアホールの側面及び前記基板の裏面にビア配線を形成する工程を有することを特徴とする請求項3又は4に記載の半導体装置の製造方法。
【請求項6】
基板と、
前記基板上に形成された化合物半導体層と、
前記化合物半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記化合物半導体層上に形成され前記ソース電極に接続された金属層と、
前記基板、化合物半導体層及び金属層を貫通するバイアホールと、
前記バイアホールの側面及び前記基板の裏面に形成されたビア配線と、
前記バイアホール内に充填された導通ビアと、
を有し、
前記バイアホールは、前記基板の裏面から前記基板の表面に向かって径が小さくなる形状であることを特徴とする半導体装置。
【請求項1】
基板上に化合物半導体層を形成する工程と、
前記化合物半導体層上にゲート電極、ソース電極、ドレイン電極、及び前記ソース電極に接続される金属層を形成する工程と、
前記基板の裏面にレーザビームを照射して、前記基板及び化合物半導体層を貫通し、少なくとも前記金属層の一部を露出するバイアホールを形成する工程と、
前記バイアホール内に溶融金属を充填し凝固させることにより、導通ビアを形成する工程と、
を有し、
前記溶融金属を充填する際に、前記基板を前記溶融金属に対して相対的に振動させることを特徴とする半導体装置の製造方法。
【請求項2】
前記バイアホールを形成する工程において、前記金属層を貫通する前記バイアホールを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記レーザビームを前記裏面に垂直な方向に対して傾斜した方向から照射することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記傾斜の角度を10°以上とすることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記バイアホールを形成する工程と前記導通ビアを形成する工程との間に、前記バイアホールの側面及び前記基板の裏面にビア配線を形成する工程を有することを特徴とする請求項3又は4に記載の半導体装置の製造方法。
【請求項6】
基板と、
前記基板上に形成された化合物半導体層と、
前記化合物半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記化合物半導体層上に形成され前記ソース電極に接続された金属層と、
前記基板、化合物半導体層及び金属層を貫通するバイアホールと、
前記バイアホールの側面及び前記基板の裏面に形成されたビア配線と、
前記バイアホール内に充填された導通ビアと、
を有し、
前記バイアホールは、前記基板の裏面から前記基板の表面に向かって径が小さくなる形状であることを特徴とする半導体装置。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図1J】
【図1K】
【図1L】
【図1M】
【図2】
【図3A】
【図3B】
【図4】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図1J】
【図1K】
【図1L】
【図1M】
【図2】
【図3A】
【図3B】
【図4】
【公開番号】特開2009−290098(P2009−290098A)
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願番号】特願2008−143070(P2008−143070)
【出願日】平成20年5月30日(2008.5.30)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願日】平成20年5月30日(2008.5.30)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]