【課題】エピタキシャル層に残存する転位の数を少なくする。
【解決手段】第２エピタキシャル層２００は、第１エピタキシャル層１００上にエピタキシャル成長している。第１エピタキシャル層１００は、エピタキシャル成長層１１０及び欠陥層１２０を有している。欠陥層１２０は、エピタキシャル成長層１１０の上、かつ、第１エピタキシャル層１００の表層に位置している。欠陥層１２０の欠陥密度は、５×１０^１７ｃｍ^−２以上である。欠陥層１２０を突き抜けた欠陥は、第２エピタキシャル層２００の内部でループを形成している。 （もっと読む）

【課題】安定した高速動作を実現しつつ、製造工程も簡素化することが可能な論理回路を提供すること。
【解決手段】この論理回路１は、バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第１及び第２のＦＥＴ２Ａ，２Ｂを備える論理回路であって、第１及び第２のＦＥＴ２Ａ，２ＢのうちのＦＥＴ２Ａは、ゲート端子が接続されるゲート電極膜１７と、半導体材料からなるチャネル層１２と、ゲート電極膜１７とチャネル層１２との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層１６と、を有する。 （もっと読む）

【課題】低周波雑音が低減されるとともに、素子面積の小さい半導体装置及びその製造方法を製造コストを増大させずに提供する。
【解決手段】半導体装置は、第１導電型の下部ゲート領域４と、第２導電型のチャネル領域３と、第１導電型の上部ゲート領域２と、チャネル領域３の両側に位置する第２導電型のソース及びドレイン領域８と、上部ゲート領域２上に形成されたゲート電極６と、ゲート電極６の両側面上に形成されたサイドウォールスペーサ７とを有するＪＦＥＴ７０を備える。上部ゲート領域２とソース及びドレイン領域８とは、チャネル領域３のうちサイドウォールスペーサ７の下に位置する部分を挟んで互いに離間しており、ソース及びドレイン領域８は、ゲート長方向におけるゲート電極６の両側方であってサイドウォールスペーサ７の外側を含む領域に形成されている。 （もっと読む）

【課題】閾値電圧のばらつきを低減できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置１０は、基板１１と、基板１１上に設けられ、主表面１３Ａと、主表面１３Ａと交差する厚さ方向とを有する炭化珪素層４とを含む。炭化珪素層４は、チャネル層７と、ソース領域１５と、ドレイン領域１７と、ソース領域１５とドレイン領域１７との間において、ゲート領域１６Ｒとを含む。ゲート領域１６Ｒはチャネル層７に対して、第１の導電型と異なる第２の導電型を有するようにエピタキシャル成長されている。 （もっと読む）

【課題】第１の極性を有する第１の化合物半導体層と共にこれと逆極性（第２の極性）の第２の化合物半導体層を用い、化合物半導体層の再成長をすることなく、第２の極性に対応した導電型の含有量が実効的に、容易且つ確実に所期に制御された、複雑な動作を可能とする信頼性の高い高耐圧の化合物半導体装置を得る。
【解決手段】第１の極性を有する電子走行層２ｂと、電子走行層２ｂの上方に形成された第２の極性を有するｐ型キャップ層２ｅと、ｐ型キャップ層２ｅ上に形成された第１の極性を有するｎ型キャップ層２ｆとを有しており、ｎ型キャップ層２ｆは、厚みの異なる部位２ｆａ，２ｆｂを有する。 （もっと読む）

【課題】薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】Ｓｉ基板１上に化合物半導体積層構造２が形成され、化合物半導体積層構造２は、電子走行層２ａと、電子走行層２ａの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたキャップ層２ｄとを有しており、キャップ層２ｄは、電子走行層２ａ及び電子供給層２ｃと分極が同方向である第１の結晶２ｄ₁と、電子走行層２ａ及び電子供給層２ｃと分極が逆方向である第２の結晶２ｄ₂とが混在する。 （もっと読む）

【課題】シリコン基板上に形成したクラックおよび転位が少ない高品位の窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【解決手段】実施態様によれば、下地層と、第１積層中間層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、基板の上に形成されたＡｌＮバッファ層を含む。前記第１積層中間層は、前記下地層の上に設けられた第１ＡｌＮ中間層と、前記第１ＡｌＮ中間層の上に設けられた第１ＡｌＧａＮ中間層と、前記第１ＡｌＧａＮ中間層の上に設けられた第１ＧａＮ中間層と、を含む。前記機能層は、前記第１積層中間層の上に設けられている。前記第１ＡｌＧａＮ中間層は、前記第１ＡｌＮ中間層に接する第１ステップ層を含む。前記第１ステップ層におけるＡｌ組成比は、前記第１ＡｌＮ中間層から前記第１ステップ層に向かう積層方向において、ステップ状に減少している。 （もっと読む）

【課題】チャネルリークを低減可能な窒化物半導体電子デバイスが提供される。
【解決手段】
【００９７】ヘテロ接合トランジスタ１１によれば、電流ブロック層２７はｐ導電性を有する。ドープ半導体層１７が開口部１６の側面１６ａに設けられると共にドープ半導体層１７が電流ブロック層２７とチャネル層１９との間に設けられるので、チャネル層１９が、エッチングの際に開口部１６の側面１６ａに形成されている可能性があるドナー性欠陥を含む半導体に直接に接触することがない。また、ドープ半導体層１７は、電流ブロック層２７とチャネル層１９との間に設けられると共にチャネル層１９はキャリア供給層２１とドープ半導体層１７との間に設けられるので、ドープ半導体層１７の追加により、チャネル層１９及びキャリア供給層２１の配列は変更されることがない。 （もっと読む）

【課題】電極端部への電界集中を抑えるとともに、ゲート電極の変形や、ゲート−フィールドプレート間に生じる容量による特性劣化を抑える。
【解決手段】半導体装置において、第１の基板と、第１の基板表面に形成された素子領域と、素子領域と接続され、第１の基板上に形成されたゲート電極、ソース電極及びドレイン電極と、第１の基板と、第１の面で積層される第２の基板と、第２の基板を貫通し、電極上に配置されるビアホールと、ビアホール内に形成され、電極と接続される金属層と、第２の基板に設けられ、ゲート電極、ソース電極及びドレイン電極のいずれかと接続されるフィールドプレート電極と、を備える。 （もっと読む）

【課題】高周波特性の悪化を防ぎ、耐湿性を向上させる。
【解決手段】半導体基板１の主表面上の素子領域内に、ドレイン電極２が設けられている。一端がドレイン電極２に接続されたドレイン配線５が主表面上に設けられている。主表面上の素子領域外に、ドレイン配線５とは離間したドレイン電極パッド１２が設けられている。Ａｕメッキ層９が主表面上に設けられ、主表面との間に空隙１０が形成されている。空隙１０はドレイン配線５の一端とドレイン電極２を内包する。硬化されたポリイミド膜１４が空隙１０の開口部１１を閉塞し、ドレイン電極パッド１２を覆うことなく、ドレイン配線５の他端を覆っている。空隙１０の内面に撥液膜１５が設けられている。硬化されたポリイミド膜１４に設けられた開口１６を介してＡｕメッキ層１８により、ドレイン配線５の他端とドレイン電極パッド１２が接続されている。ドレイン配線５の他端はポリイミド膜１４から出ていない。 （もっと読む）

【課題】材料の熱膨張係数の差に起因するクラック等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成されたＧａＮ系化合物半導体積層構造３と、基板１とＧａＮ系化合物半導体積層構造３との間に設けられたＡｌＮ系の応力緩和層２と、が設けられている。応力緩和層２のＧａＮ系化合物半導体積層構造３と接する面に、深さが５ｎｍ以上の窪み２ａが２×１０¹⁰ｃｍ^-2以上の個数密度で形成されている。 （もっと読む）

【課題】ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できるようにする。
【解決手段】スイッチ装置は、窒化物半導体素子３０１と、窒化物半導体素子３０１を駆動する駆動部３０２とを備えている。窒化物半導体素子３０１は、第１のオーミック電極、第２のオーミック電極及び第１のゲート電極を有している。駆動部３０２は、第１のゲート電極にバイアス電圧を印加するゲート回路３１１と、第１のゲート電極と第１のオーミック電極との間に接続され、双方向に電流を流すスイッチ素子３１２とを有している。駆動部３０２は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子３１２をオン状態とする。 （もっと読む）

【課題】ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。
【解決手段】第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。 （もっと読む）

【課題】オン抵抗が低く高速動作が可能でありノーマリオフ特性を有し、かつ一の基板を用いて構成された炭化珪素半導体装置を提供する。
【解決手段】第１、第２、第４および第５不純物領域１１、１２、２１、２２は第１導電型を有し、第３不純物領域１３は第２導電型を有する。第１〜第３不純物領域１１〜１３は第１導電型の第１層３４に達する。第４および第５不純物領域２１、２２は第２層３５上に設けられている。第１〜第５電極Ｓ１、Ｄ１、Ｇ１、Ｓ２、Ｄ２は第１〜第５不純物領域のそれぞれの上に設けられている。第１および第５電極Ｓ１、Ｄ２の間と、第３および第４電極Ｇ１、Ｓ２の間とは電気的に接続されている。第４および第５不純物領域２１、２２の間を覆うゲート絶縁膜Ｉ２上に第６電極Ｇ２が設けられている。 （もっと読む）

【課題】リーク電流が小さく、かつ、ノーマリオフ動作をするデバイスに適した半導体基板を提供する。
【解決手段】ベース基板と、ベース基板上に設けられた、ＩＩＩａ族元素を含む窒化物の第１結晶からなる第１エピタキシャル結晶層と、第１エピタキシャル結晶層上に設けられ、第１結晶よりも大きなバンドギャップを有し、かつ、ＩＩＩａ族元素及びＩＩＩａ族元素の一部を置換したＩＩＩｂ族元素を含む窒化物の第２結晶からなる第２エピタキシャル結晶層とを備える半導体基板を提供する。上記の半導体基板において、第２エピタキシャル結晶層は、第１エピタキシャル結晶層に格子整合又は疑格子整合してもよい。 （もっと読む）

【課題】本発明は、ノーマリーオフ動作が可能なパワー素子およびその製造方法を提供する。
【解決手段】本発明のパワー素子は、第１窒化物層を形成した後ゲート電極下部に第２窒化物層をさらに形成することによってゲート電極に対応する部分には２次元の電子ガス層が形成されないため、ノーマリーオフ動作が可能である。これによって、本発明の一実施形態に係るパワー素子は、ゲートの電圧に応じて２次元の電子ガス層の生成を調整することができ、ノーマリーオフ動作が可能であるため、消費電力を減少させ得る。また、ゲート電極に対応する第２窒化物層を形成するため、第１窒化物層を形成した後ゲート電極に対応する部分のみを再成長させたり、ゲート電極に対応する部分を除いた残り部分をエッチングする方法を用いることによって、リセス工程を省略することができることから素子の再現性を確保することが化膿であり、工程を単純化させることができる。 （もっと読む）

【課題】
高周波信号遮断後の回復が早く、素子分離特性のよい化合物半導体エピタキシャル基板を提供する。
【解決手段】
半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】ｎ型不純物としてＴｅを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供する。
【解決手段】基板１１と、基板１１上に設けられた高電子移動度トランジスタ構造層２８と、高電子移動度トランジスタ構造層２８上に設けられたヘテロバイポーラトランジスタ構造層２９とを備えたトランジスタ素子１０において、ヘテロバイポーラトランジスタ構造層２９のノンアロイ層２６，２７は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０¹⁹ｃｍ^-3以上２．０×１０¹⁹ｃｍ^-3以下にされているものである。 （もっと読む）