スイッチ装置
【課題】ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できるようにする。
【解決手段】スイッチ装置は、窒化物半導体素子３０１と、窒化物半導体素子３０１を駆動する駆動部３０２とを備えている。窒化物半導体素子３０１は、第１のオーミック電極、第２のオーミック電極及び第１のゲート電極を有している。駆動部３０２は、第１のゲート電極にバイアス電圧を印加するゲート回路３１１と、第１のゲート電極と第１のオーミック電極との間に接続され、双方向に電流を流すスイッチ素子３１２とを有している。駆動部３０２は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子３１２をオン状態とする。
【解決手段】スイッチ装置は、窒化物半導体素子３０１と、窒化物半導体素子３０１を駆動する駆動部３０２とを備えている。窒化物半導体素子３０１は、第１のオーミック電極、第２のオーミック電極及び第１のゲート電極を有している。駆動部３０２は、第１のゲート電極にバイアス電圧を印加するゲート回路３１１と、第１のゲート電極と第１のオーミック電極との間に接続され、双方向に電流を流すスイッチ素子３１２とを有している。駆動部３０２は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子３１２をオン状態とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ装置に関し、特に窒化物半導体素子及びその駆動部によって構成されたスイッチ装置に関する。
【背景技術】
【０００２】
電気機器のさらなる省エネルギー化が期待されており、多くの電力を扱う電源回路及びインバータ回路等の電力変換装置について損失を低減して電力変換効率を向上することが求められている。これらの装置の損失の大部分は、電力変換の際に用いられるＩＧＢＴ(Insulated Gate Bipolar Transistor)又はＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)といったパワー半導体素子を用いたスイッチ装置において発生している。従って、スイッチ装置における損失を低減することは、電力変換効率の向上に大きな意味を持つ。スイッチ装置において発生する損失には、電流の通電により発生する導通損失と、スイッチング動作により発生するスイッチング損失とが含まれる。導通損失はパワー半導体素子のオン抵抗をより小さくすれば低減でき、スイッチング損失はパワー半導体素子のスイッチング速度をより高速にすることにより低減できる。このため、パワー半導体素子のオン抵抗の低減及びスイッチング速度の高速化に関する技術開発が行われている。
【０００３】
一方、通常のパワー半導体素子は、シリコン（Ｓｉ）を材料としており、Ｓｉの材料限界のためにさらなるオン抵抗の低減及びスイッチング速度の向上が困難になってきている。Ｓｉの材料限界を打破して導通損失及びスイッチング損失を低減するために、窒化ガリウム（ＧａＮ）に代表される窒化物系半導体又は炭化珪素（ＳｉＣ）等のワイドギャップ半導体を用いた半導体素子の導入が検討されている。ワイドギャップ半導体は絶縁破壊電界がＳｉに比べて約１桁高く、特に、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度と１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度とを有する２次元電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮとＧａＮとによるヘテロ接合電界効果トランジスタ（以下ＧａＮトランジスタと記載する）は、低オン抵抗及び高耐圧を実現するパワー半導体素子として期待されている。
【０００４】
ＧａＮトランジスタは、駆動条件によりトランジスタそのものがダイオードと同じような動作（ダイオード動作）をするという特徴も有している（特許文献１）。誘導性負荷をスイッチングする場合、インダクタンス中の電流は還流ダイオードを用いて処理する。このため、ＩＧＢＴの場合にはＦＲＤ（Fast Recovery Diode）を並列に接続して還流ダイオードとして用いることが一般的である。ＭＯＳＦＥＴの場合には、ＭＯＳＦＥＴに寄生しているボディーダイオードを還流ダイオードとして用いることが一般的である。しかし、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードは大きなリカバリー電流を発生させ、スイッチ装置に大きな損失が生じる。一方、ＧａＮトランジスタにおけるダイオード動作は、トランジスタそのものがダイオードのような動作をする。このため、ＧａＮトランジスタの駆動条件を工夫することによりＧａＮトランジスタそのものを還流ダイオードとして用いた場合にはリカバリー電流を小さくでき、スイッチ装置の損失を低減できるという利点が得られる（例えば、特許文献１を参照。）。また、還流ダイオードを外付する必要がないため、電力変換装置の部品点数を削減でき、電気機器の小型化及びコスト低減が可能となる。また、ＧａＮトランジスタの駆動には、従来知られているゲート回路を用いることが可能である（例えば、特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第０９／０７２２７２号パンフレット
【特許文献２】実開平５−４８５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、本願発明者らは、ＧａＮトランジスタをダイオード動作させる駆動条件によっては、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードよりも大きなリカバリー電流が発生してしまうことを見出した。また、還流ダイオードは、誘導性負荷のスイッチング中に、還流電流をすばやく流し、インダクタンスの端子間に発生する逆起電圧を抑制する動作を行う必要がある。しかし、駆動条件によっては、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードよりも大きな逆起電圧がＧａＮトランジスタのダイオード動作の際に発生することも見出した。
【０００７】
本発明は、本願発明者により得られた知見に基づき、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明はスイッチ装置を、半導体素子をダイオード動作させる際に、第１のゲート電極と第１のオーミック電極とを低抵抗の経路を介して接続する制御部を備えた構成とする。
【０００９】
具体的に、本発明に係る第１のスイッチ装置は、窒化物半導体素子と、窒化物半導体素子を駆動する駆動部とを備え、窒化物半導体素子は、基板の上に形成された窒化物半導体からなる半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極との間に形成された第１のゲート電極とを有し、第１のゲート電極の閾値電圧が０Ｖ以上であり、駆動部は、第１のゲート電極にバイアス電圧を印加するゲート回路と、第１のゲート電極と第１の端子が接続され、第１のオーミック電極と第２の端子が接続され、双方向に電流を流すスイッチ素子とを有し、バイアス電圧を、第１のオーミック電極の電位を基準として第１のゲート電極の閾値電圧以下として、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子をオン状態とする。
【００１０】
第２のスイッチ装置は、窒化物半導体素子と、窒化物半導体素子を駆動する駆動部とを備え、窒化物半導体素子は、基板の上に形成された窒化物半導体からなる半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極との間に形成された第１のゲート電極とを有し、第１のゲート電極の閾値電圧が０Ｖ以上であり、駆動部は、第１のゲート電極にゲート抵抗を介してバイアス電圧を印加するゲート回路と、ゲート抵抗と並列に接続され、双方向に電流を流すスイッチ素子とを有し、バイアス電圧を、第１のオーミック電極の電位を基準として第１のゲート電極の閾値電圧以下として、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子をオン状態とする。
【００１１】
第１のスイッチ装置及び第２のスイッチ装置は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断するいわゆるダイオード動作を行う場合には、第１のオーミック電極と第１のゲート電極との間を低抵抗の経路を介して接続する。このため、スイッチング動作のターンオン時間及びターンオフ時間の設定にかかわらず、ダイオード動作のオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を大きく向上することが可能となる。従って、損失が少なく且つ安定に動作するスイッチ装置を実現できる。
【００１２】
第１及び第２のスイッチ装置において、スイッチ素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＦＥＴ、ダイオードが並列接続されたＩＧＢＴ又はダイオードが並列接続されたバイポーラトランジスタとすればよい。
【００１３】
第１及び第２のスイッチ装置において、窒化物半導体素子は、半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層を有していても、半導体層積層体と第１のゲート電極との間に形成された絶縁膜を有していてもよい。
【００１４】
第１及び第２のスイッチ装置において、半導体素子は、第１のゲート電極と第２のオーミック電極との間に形成された第２のゲート電極を有し、第２のゲート電極の閾値電圧は０Ｖ以上である構成としてもよい。
【００１５】
第１及び第２のスイッチ装置において、半導体素子は、半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体層を有していても、半導体層積層体と第２のゲート電極との間に形成された絶縁膜を有していてもよい。
【発明の効果】
【００１６】
本発明に係るスイッチ装置によれば、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係るスイッチ装置に用いる半導体素子の一例を示す断面図である。
【図２】一実施形態に係るスイッチ装置に用いる半導体素子の一例を示す平面図である。
【図３】一実施形態に係るスイッチ装置に用いる半導体素子の電流−電圧特性を示す図である。
【図４】（ａ）及び（ｂ）は一実施形態に係るスイッチ装置に用いる半導体素子のダイオード動作を示す図であり、（ａ）はオフ状態を示し、（ａ）はオン状態を示す。
【図５】（ａ）及び（ｂ）は一実施形態に係るスイッチ装置に用いる半導体素子のダイオード動作を示す図であり、（ａ）はオフ状態を示し、（ａ）はオン状態を示す。
【図６】一実施形態に係るスイッチ装置を示す回路図である。
【図７】一実施形態に係るスイッチ装置の動作を示すタイミングチャートである。
【図８】図７に示す各期間におけるスイッチ装置の動作を示す回路図である。
【図９】一実施形態に係るスイッチ装置の具体的例を示す回路図である。
【図１０】一実施形態の第１変形例に係るスイッチ装置を示す回路図である。
【図１１】一実施形態の第２変形例に係るスイッチ装置を示す回路図である。
【図１２】ダブルゲートの半導体素子の一例を示す断面図である。
【発明を実施するための形態】
【００１８】
（一実施形態）
図１は一実施形態に係る半導体素子の断面構成の一例を示している。図１に示すように、本実施形態の半導体素子はＧａＮトランジスタであり、シリコン（Ｓｉ）からなる導電性の基板１１１の上に窒化アルミニウム（ＡｌＮ）からなる厚さが１００ｎｍのバッファ層１１２を介在させて、半導体層積層体１１３が形成されている。半導体層積層体１１３は、厚さが２μｍのアンドープの窒化ガリウム（ＧａＮ）層１１４と、厚さが２０ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１１５とが下側から順次積層されている。
【００１９】
ＧａＮ層１１４のＡｌＧａＮ層１１５とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０13ｃｍ-2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。
【００２０】
半導体層積層体１１３の上には、互いに間隔をおいて第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとが形成されている。第１のオーミック電極１１６Ａ及び第２のオーミック電極１１６Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接触している。図１においては、コンタクト抵抗を低減するために、ＡｌＧａＮ層１１５の一部を除去すると共にＧａＮ層１１４を４０ｎｍ程度掘り下げて、第１のオーミック電極１１６Ａ及び第２のオーミック電極１１６ＢがＡｌＧａＮ層１１５とＧａＮ層１１４との界面に接するように形成した例を示している。
【００２１】
半導体層積層体１１３の上における第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間の領域に、ゲート電極１１８が、ｐ型半導体層１１９を介在させて形成されている。ゲート電極１１８は、パラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、ｐ型半導体層１１９とオーミック接触している。ｐ型半導体層１１９は、厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。ｐ型半導体層１１９と第２のオーミック電極１１６Ｂとの間の距離は、ＧａＮトランジスタに印加される最大電圧に耐えられるように設計する。
【００２２】
ｐ型半導体層１１９と、ＡｌＧａＮ層１１５とによりｐｎ接合が形成される。これにより、ゲート電極１１８に印加する電圧が０Ｖの場合においても、ＡｌＧａＮ層１１５及びＧａＮ層１１４中にｐ型半導体層１１９から基板１１１側と第２のオーミック電極１１６Ｂ側に向かって空乏層が広がる。従って、チャネル領域を流れる電流が遮断されるため、ノーマリオフ動作を行わせることが可能となる。
【００２３】
本実施形態のＧａＮトランジスタは、ゲート電極１１８がｐ型半導体層１１９の上に形成されている。このため、ＧａＮ層１１４とＡｌＧａＮ層１１５との界面領域に生成されるチャネル領域に対して、ゲート電極１１８から順方向のバイアスを印加することにより、チャネル領域に正孔を注入することができる。
【００２４】
窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きく且つ低抵抗なノーマリオフ型のＧａＮトランジスタを実現することが可能となる。
【００２５】
本実施形態のＧａＮトランジスタは、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合に、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。また、このような構造とすることにより、ゲートの閾値電圧が例えば約１．５ＶのノーマリーオフＧａＮトランジスタが実現できる。
【００２６】
第１のオーミック電極１１６Ａの上には、第１のオーミック電極１１６Ａと接して第１のオーミック電極配線２０６Ａが形成されており、第２のオーミック電極１１６Ｂの上には、第２のオーミック電極１１６Ｂと接して第２のオーミック電極配線２０６Ｂが形成されている。ＡｌＧａＮ層１１５の上には、第１のオーミック電極配線２０６Ａ、第２のオーミック電極配線２０６Ｂ及びゲート電極１１８を覆うように窒化シリコン（ＳｉＮ）からなる保護膜２１１が形成されている。基板１１１の裏面には外部から基板１１１に電位を与えるための裏面電極１２０が形成されており、裏面電極１２０はクロム（Ｃｒ）とニッケル（Ｎｉ）とが積層され形成されている。
【００２７】
図２は、本実施形態に係る半導体素子の平面構成の一例を有している。図２に示すように本実施形態の半導体素子は、マルチフィンガ型のＧａＮトランジスタである。図１に断面構成を示した第１のオーミック電極、ゲート電極及び第２のオーミック電極を有するＧａＮトランジスタのユニット２０１が、第２のオーミック電極を中心に交互に反転して複数配置されているとみなすことができる。
【００２８】
半導体層積層体１１３は、デバイスが形成された活性領域１６５と、電極パッド及び配線構造が形成された不活性領域１６６とを有している。不活性領域１６６は、ボロン又は鉄等のイオンを注入することにより、選択的に半導体層積層体１１３を高抵抗化した領域である。
【００２９】
不活性領域１６６の上には、金（Ａｕ）からなる第１のオーミック電極パッド２２１Ａ、第２のオーミック電極パッド２２１Ｂ及びゲート電極パッド２２３が形成されている。第１のオーミック電極パッド２２１Ａ、第２のオーミック電極パッド２２１Ｂ及びゲート電極パッド２２３と、不活性領域１６６との間には、ＳｉＮからなる絶縁膜（図示せず）が形成されている。第１のオーミック電極パッド２２１Ａは、第１のオーミック電極配線２０６Ａを介して第１のオーミック電極（図示せず）と接続されている。第２のオーミック電極パッド２２１Ｂは、第２のオーミック電極配線２０６Ｂを介して第２のオーミック電極（図示せず）と接続されている。ゲート電極パッド２２３は、ゲート電極配線２０８を介してゲート電極１１８と接続されている。ゲート電極配線２０８は、ゲート電極１１８と同一の材料からなる。ゲート電極配線２０８とゲート電極パッド２２３とは、絶縁膜（図示せず）に形成された開口部を介して接続されている。このような構造とすることにより、大電流動作が可能なＧａＮトランジスタを構成することが可能となる。
【００３０】
図３は、本実施形態のＧａＮトランジスタの電流−電圧特性を示している。図３において、横軸は第１のオーミック電極と第２のオーミック電極との電圧（ＶO1-O2）であり、縦軸は単位ゲート幅（１ｍｍ）当たりの第２のオーミック電極と第１のオーミック電極との間に流れる電流（ＩO1-O2）であり、Ｖｇはゲート電極と第１のオーミック電極との間に印加された電圧である。図３において、ＶO1-O2の正負は、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合に正、第１のオーミック電極の電位が第２のオーミック電極の電位よりも高い場合に負としている。また、ＩO1-O2正負は、第２のオーミック電極から第１のオーミック電極へ流れる電流を正、第１のオーミック電極から第２のオーミック電極へ流れる電流を負としている。
【００３１】
ＧａＮトランジスタは、図３において実線で示したようにＶｇが閾値電圧以上の例えば５Ｖの場合には、第２のオーミック電極と第１のオーミック電極との間に双方向の電流を通電する第１の動作を可能とする。これは、ＧａＮトランジスタのチャネル層が双方向の電流を通電できるためである。
【００３２】
また、図３において破線で示したようにＶｇが閾値電圧以下の例えば０Ｖの場合には、第２のオーミック電極から第１のオーミック電極へ流れる電流を遮断し、第１のオーミック電極から第２のオーミック電極へ流れる電流を通電する第２の動作（ダイオード動作）を可能とする。
【００３３】
ダイオード動作について図４を用いて説明する。図４（ａ）及び（ｂ）は、ＧａＮトランジスタのダイオード動作を示す図である。図４（ａ）及び（ｂ）において、端子Ｏ１、端子Ｏ２及び端子Ｇは、それぞれＧａＮトランジスタの第１のオーミック電極と接続された端子、第２のオーミック電極と接続された端子及びゲート電極と接続された端子である。
【００３４】
図４（ａ）に示すように、端子Ｏ１と端子Ｇとが接続された状態において、端子Ｏ１の電位を０Ｖとし、端子Ｏ２の電位を端子Ｏ１の電位よりも高い５Ｖとする。この場合には、ＧａＮトランジスタは、端子Ｏ１がソースであり、端子Ｏ２がドレインであるトランジスタとみなすことができる。端子Ｇとソースである端子Ｏ１との間に印加された電圧Ｖｇｓは閾値電圧以下の０Ｖであり、ＧａＮトランジスタは端子Ｏ２から端子Ｏ１へ流れる電流を遮断する動作をする。
【００３５】
図４（ｂ）に示すように、端子Ｏ１と端子Ｇとが接続された状態において、端子Ｏ１の電位を５Ｖとし、端子Ｏ２の電位を端子Ｏ１の電位よりも低い０Ｖとする。この場合には、ＧａＮトランジスタは、端子Ｏ２がソースであり、端子Ｏ１がドレインであるトランジスタとみなすことができる。端子Ｇとソースである端子Ｏ２との間に印加された電圧Ｖｇｓは閾値電圧よりも高い５Ｖであり、ＧａＮトランジスタは端子Ｏ１から端子Ｏ２へ電流を通電する動作をする。この際に、端子Ｏ１から端子Ｇへ、つまり第１のオーミック電極からゲート電極へゲート電流が流れる。
【００３６】
以上のように、ＧａＮトランジスタは、トランジスタでありながらダイオードのような振る舞いをするダイオード動作が可能である。従って、ＧａＮトランジスタを例えば誘導性負荷のスイッチングに用いる場合に、所定のタイミングでＧａＮトランジスタがダイオード動作を行うように駆動すれば、外付けの還流ダイオードが不要となる。
【００３７】
なお、このようなダイオード動作は、寄生構造のないＧａＮトランジスタに固有の動作である。例えば、ＭＯＳＦＥＴの場合には内蔵のボディーダイオードがドレインとソースとの間に存在するため、ボディーダイオードへ電流が流れてしまう。このため、ＭＯＳＦＥＴはダイオードのように動作しない。ＩＧＢＴの場合には、逆方向電流を通電できないので、ＩＧＢＴ内に寄生のダイオードを作りこむなどをする必要がある。従って、ＩＧＢＴはダイオードのように振る舞う動作をしない。
【００３８】
しかし、ＧａＮトランジスタをダイオード動作させることにより還流ダイオード等として用いる場合には、次のような問題が生じることを本願発明者らは見出した。図５（ａ）及び（ｂ）は、ＧａＮトランジスタの過渡的なダイオード動作を示している。図５（ａ）及び（ｂ）は端子Ｇと端子Ｏ１とがゲート抵抗Ｒｇを介して接続されている場合を示している。図５（ａ）に示すように、ＧａＮトランジスタのダイオード動作において、オン状態からオフ状態へ遷移する際には、端子Ｇ１に蓄えられた電荷がソースである端子Ｏ１へ放電される。これにより、端子Ｏ２から端子Ｏ１へ流れる電流が遮断される。オン状態からオフ状態へ遷移する速度は、ゲート抵抗Ｒｇの値によって変化する。ゲート抵抗Ｒｇが大きくなると、速度が遅くなり、瞬間的に端子Ｏ２から端子Ｏ１へ電流を通電してしまう場合が生じる。端子Ｏ２から端子Ｏ１への通電はスイッチ装置における大きな損失となる。従って、オン状態からオフ状態へすばやく遷移させるために、ゲート抵抗Ｒｇを小さくすることが望ましい。
【００３９】
図５(ｂ)は、ダイオード動作において、オフ状態からオン状態へ遷移する様子を示している。図５（ｂ）に示すように、端子Ｏ１から端子Ｇへ電荷が充電されると、端子Ｏ１から端子Ｏ２へ電流を通電できる。オフ状態からオン状態へ遷移する速度は、ゲート抵抗Ｒｇの値によって変化する。ゲート抵抗Ｒｇが大きくなると速度が遅くなり、行き場をなくした電流が、瞬間的に端子Ｏ１の電位を押し上げ、端子Ｏ１と端子Ｏ２との間に異常に高い電圧を発生させてしまう場合が生じる。異常電圧の発生によりスイッチ装置の動作が不安定となる。従って、オフ状態からオン状態へすばやく遷移させるためにゲート抵抗Ｒｇを小さくすることが望ましい。
【００４０】
しかし、ゲート抵抗Ｒｇの値は、スイッチング動作のターンオン時間及びターンオフ時間を決定する。このため、スイッチング動作において必要とされるターンオン時間及びターンオフ時間の特性により、ゲート抵抗Ｒｇの値が決まってしまい、ゲート抵抗Ｒｇを自由に設定することは困難である。このため、ＧａＮトランジスタを理想的な還流ダイオードとして駆動することができず、ＧａＮトランジスタを用いたスイッチ装置の損失を低減することが困難となる。
【００４１】
本実施形態においては、ＧａＮトランジスタを用いたスイッチ装置を図６に示すような構成とする。これにより、通常のスイッチング動作の際のタイミング設定に影響を与えることなく、ＧａＮトランジスタを理想的な還流ダイオードとなるように駆動することが可能となる。
【００４２】
図６に示すように、本実施形態のスイッチ装置は、ＧａＮトランジスタである半導体素子３０１と、半導体素子３０１を駆動する駆動部３０２とを備えている。半導体素子３０１は、第１のオーミック電極と接続された端子Ｏ１と、第２のオーミック電極と接続された端子Ｏ２と、ゲート電極と接続された端子Ｇとを有している。駆動部３０２は、半導体素子３０１の端子Ｇにバイアス電圧を印加するゲート回路３１１と、半導体素子３０１の端子Ｏ１と、端子Ｇとの間に接続されたスイッチ素子３１２とを有している。ゲート回路３１１の端子Ｖｏはゲート抵抗Ｒｇを介して半導体素子３０１の端子Ｇと接続されている。ゲート回路３１１の端子ＧＮＤは半導体素子３０１の端子Ｏ１及び電源３１４の負極と接続されている。ゲート回路３１１の端子ＶＤＤは電源３１４の正極と接続されている。制御信号源３１５の第１の端子は、ゲート回路３１１の端子ＶＩＮ＋と接続され、第２の端子はゲート回路３１１の端子ＶＩＮ−と接続されている。
【００４３】
ゲート回路３１１は、端子ＶＩＮ＋と端子ＶＩＮ−との間にゲート回路３１１の閾値電圧以上の電圧が印加された場合に、端子ＶＤＤと端子Ｖｏとを電気的に接続し、端子ＧＮＤと端子Ｖｏとを電気的に切り離す動作をする。また、端子ＶＩＮ＋と端子ＶＩＮ−との間にゲート回路３１１の閾値電圧以下の電圧が印加された場合、端子ＧＮＤと端子Ｖｏとを電気的に接続し、端子ＶＤＤと端子Ｖｏとを電気的に切り離す動作をする。ゲート回路３１１はＭＯＳＦＥＴ及びＩＧＢＴを駆動する一般的なゲート回路を用いればよい。
【００４４】
スイッチ素子３１２をオン状態とすることにより、半導体素子３０１の端子Ｇと端子Ｏ１とを、ゲート抵抗Ｒｇを迂回するバイパス経路により接続することができる。従って、スイッチ素子３１２がオフ状態の場合よりも低抵抗の経路により端子Ｇと端子Ｏ１とを接続することができる。このため、半導体素子３０１をダイオード動作させる場合に、スイッチ素子３１２をオン状態とすれば、ゲート抵抗Ｒｇの値に関係なく、端子Ｇから端子Ｏ１への電荷の放電及び端子Ｏ１から端子Ｇへの電荷の充電をすばやく行うことが可能となる。従って、半導体素子３０１をダイオード動作させる場合におけるオン状態とオフ状態及びオフ状態とオン状態との遷移を高速にできる。従って、リカバリー電流を抑制することができ、さらに大きな逆起電圧の発生を抑制することができる。その結果、スイッチ装置の動作をより安定させ且つ損失を低減することができる。
【００４５】
また、先に説明したように半導体素子３０１は、ダイオード動作の場合においてオン状態とすると、端子Ｏ１から端子Ｇへ電流が流れる。この電流は、スイッチ素子３１２がない場合にはゲート抵抗Ｒｇを介して流れるため、ゲート抵抗Ｒｇにおいて電力ロスが発生し、スイッチ装置の損失が大きくなる。しかし、スイッチ素子３１２を設けることにより、端子Ｏ１から端子Ｇへゲート抵抗Ｒｇを介することなく、低抵抗の経路を介して電流を流すことができ、スイッチ装置の損失をより低減できる。
【００４６】
スイッチ素子３１２がない場合には、電圧変化が生じるスイッチング時に、帰還容量の充放電電流はゲート抵抗Ｒｇ及びゲート回路３１１を介して流れる。このため、ゲート抵抗Ｒｇに電圧が発生し、端子Ｏ１と端子Ｇとの間にノイズが発生する。しかし、スイッチ素子３１２を設けることにより、ゲート抵抗Ｒｇよりもオン抵抗が低いスイッチ素子を介して帰還容量の充放電電流を流すことができるため、端子Ｏ１と端子Ｇとの間に生じるゲートノイズを低減できる。これにより、ノイズによる誤動作を生じにくくするという効果も得られる。
【００４７】
また、ゲートノイズが発生した場合に、ノイズによる誤動作の発生を防止するために、負バイアスを印加することによりＧａＮトランジスタをオフ状態とすることが一般的に行われている。しかし、ＧａＮトランジスタをオフ状態とする場合に負バイアスを用いると、ダイオード動作をさせた場合に、大きなオフセット電圧が発生する。このため、ダイオード動作の際にオン抵抗が増大してしまう。スイッチ素子３１２を設けることにより、ゲートノイズを抑制できるため、ＧａＮトランジスタをオフ状態とする場合に負バイアスを用いなくても、誤動作を防止できる。従って、半導体素子３０１をダイオード動作させる場合のオン抵抗を低減することが可能となり、電力変換装置のさらなる低損失化が可能となる。また、負バイアス用の電源も不要となるため、部品点数の削減、装置の小型化、低コスト化という利点が得られる。
【００４８】
図７は駆動部３０２の動作タイミングを示している。また、図８（ａ）〜（ｅ）はそれぞれ、図７に示した期間ａ〜期間ｅにおけるスイッチ装置の動作状態を示している。駆動部３０２は、半導体素子３０１がオフ状態の時に、スイッチ素子３１２をオン状態とし、端子Ｏ１と端子Ｇとを低抵抗で接続することにより、ノイズを抑制し、高速なダイオード動作を可能とする。このため、半導体素子３０１がスイッチング動作を行う際及び半導体素子３０１がオン状態の際には、スイッチ素子３１２をオフ状態とする。
【００４９】
図７に示すように、期間ａにおいては、制御信号源３１５の信号がゲート回路３１１の閾値電圧以下であるオフ状態であり、半導体素子３０１の端子Ｇに印加されるゲート電圧も閾値電圧以下であるオフ状態となる。また、スイッチ素子３１２はオン状態である。期間ｂにおいて制御信号源３１５の信号がオフ状態からゲート回路３１１の閾値電圧以上のオン状態となると、スイッチ素子３１２はオフ状態となり、ゲート電圧が上昇する立ち上がり状態となる。期間ｃにおいてゲート電圧が立ち上り半導体素子３０１がオン状態へ遷移しても、スイッチ素子３１２はオフ状態を維持する。期間ｄにおいて制御信号源３１５の信号がオン状態からオフ状態となると、ゲート電圧は次第に低下する立ち下がり状態となる。スイッチ素子３１２は、制御信号源３１５の信号がオン状態からオフ状態へ遷移する瞬間から遅延時間T_delayだけオフ状態を維持する。この後期間ｅにおいて、スイッチ素子３１２はオン状態となる。遅延時間T_delayは、ゲート電圧が完全に立ち下るまでの時間が好ましい。しかし、設計マージンを持たせるためゲート電圧がオフ状態に遷移までの時間に、所望の時間を加えた時間としてもよい。以上のような、構成及び動作とすることにより、端子Ｏ１と端子Ｇとのノイズを低減することができるだけでなく、負バイアス用の電源が不要となる。
【００５０】
なお、図７においてスイッチ素子３１２は、制御信号がオフ状態からオン状態へ遷移する瞬間より少し前にオフ状態としてもよい。このようにすれば、より安定して半導体素子３０１へゲート電圧を与えることができる。なお、スイッチ素子３１２は、双方向に電流を流す半導体スイッチであればよく、ＭＯＳＦＥＴ、ＪＦＥＴ（Junction Field Effect Transistor）、ＨＦＥＴ（Heterojunction Field Effect Transistor）、ダイオードを並列接続したバイポーラトランジスタ又はダイオードを並列接続したＩＧＢＴ等とすればよい。
【００５１】
図９は、本実施形態のスイッチ装置の具体的な回路構成の一例を示す。なお、図９に示した回路構成は一例であり、同様の機能を果たす限りどのような構成であってもよい。図９に示すように制御信号源３１５の第１の端子は、第１のＮＯＴ回路３２１の入力と接続されている。第１のＮＯＴ回路３２１の出力は、第２のＮＯＴ回路３２２及び遅延回路３２３と接続されている。第２のＮＯＴ回路３２２の出力は、ゲート回路３１１のＶＩＮ端子と接続されている。遅延回路３２３は、アノードが第１のＮＯＴ回路３２１の出力と接続され、カソードがＭＯＳＦＥＴからなるスイッチ素子３１２のゲートと接続されたダイオード３２５と、ダイオード３２５と並列に接続された抵抗３２６と、第１の端子がダイオード３２５のカソードと接続されたコンデンサ３２７とを有している。ゲート回路３１１、第１のＮＯＴ回路３２１及び第２のＮＯＴ回路３２２の端子ＶＤＤは、電源３１４の正極と接続されている。ゲート回路３１１、第１のＮＯＴ回路３２１及び第２のＮＯＴ回路３２２の端子ＧＮＤ、制御信号源３１５の第２の端子、コンデンサ３２７の第２の端子、スイッチ素子３１２のソース端子並びに半導体素子３０１のＯ１端子は、電源３１４の負極と接続されている。ゲート回路３１１のＶｏ端子はゲート抵抗Ｒｇを介して半導体素子３０１の端子Ｇと接続され、スイッチ素子３１２のドレイン端子は半導体素子３０１の端子Ｇと接続されている。なお、ゲート抵抗Ｒｇは独立した抵抗素子であっても、所定の抵抗値となるように配線の材質、太さ及び長さ等を設定したものであってもよい。
【００５２】
次に、図９のスイッチ装置の動作について説明する。なお、電源３１４の出力電圧は５Ｖとして説明する。制御信号源３１５がオフ状態（０Ｖ）の場合には、第１のＮＯＴ回路３２１の出力は例えば５Ｖとなっている。このとき、静的にはスイッチ素子３１２のゲートにも５Ｖが印加され、スイッチ素子３１２はオン状態となっている。このため半導体素子３０１の端子Ｇと端子Ｏ１との間には０Ｖが印加されている。また、第２のＮＯＴ回路３２２の出力は０Ｖとなっており、その電圧がゲート回路３１１の端子ＶＩＮに入力されている。このため、ゲート回路３１１は端子Ｖｏと端子ＧＮＤとを電気的に接続している。
【００５３】
制御信号源３１５がオフ状態からオン状態（５Ｖ）となると、第１のＮＯＴ回路３２１の出力は０Ｖとなる。スイッチ素子３１２のゲートに蓄えられた電荷はダイオード３２５と抵抗３２６を介して放電される。これにより、スイッチ素子３１２のゲートの電位は０Ｖとなり、スイッチ素子３１２は瞬間的にオフ状態へ遷移する。第２のＮＯＴ回路３２２の出力は５Ｖであるため、ゲート回路３１１は、端子Ｖｏと端子ＶＤＤとを電気的に接続している。このため、半導体素子３０１の端子Ｇの電圧はゲート抵抗Ｒｇにより決定される変化率に従って上昇し、所定の電圧において一定となる。
【００５４】
制御信号源３１５がオン状態からオフ状態となると、第１のＮＯＴ回路３２１の出力は５Ｖとなる。コンデンサ３２７の容量がスイッチ素子３１２の入力容量より十分高い場合には、スイッチ素子３１２のゲート電圧は、抵抗３２６の抵抗値とコンデンサ３２７の容量により決まる時定数に応じて上昇する。従って、スイッチ素子３１２のゲート電圧が閾値電圧を越えるまでスイッチ素子３１２はオフ状態を維持し、閾値電圧を超えるとスイッチ素子３１２はオン状態となる。図７におけるT_delayは、抵抗３２６とコンデンサ３２７とスイッチ素子３１２の閾値電圧とにより設定できる。
【００５５】
なお、スイッチ素子３１２のオン抵抗が非常に小さい場合には、ダイオード動作の過渡応答において、ゲートのピーク電流が大きくなり、ゲート電極配線の寿命が短くなるという問題が生じる。このため、スイッチ素子３１２は、所望のピーク電流となるようなオン抵抗を有していることが望ましい。例えば図９に示す回路構成の場合には１０ｍΩ程度とすればよい。また、所望のピーク電流とするために、スイッチ素子と直列に抵抗を接続して、所望の抵抗値を実現してもよい。さらに、ダイオード動作の場合の過渡応答時間を調整するために、スイッチ素子３１２のオン抵抗を設定したり、別途抵抗素子を挿入したりしてもよい。
【００５６】
（一実施形態の第１変形例）
半導体素子３０１の端子Ｇ１と端子Ｏ１との間にスイッチ素子３１２を挿入する例を示した。しかし、図１０に示すようにスイッチ素子３１２がゲート抵抗Ｒｇと並列に接続された駆動部３０３を用いてもよい。この場合には、半導体素子３０１がダイオード動作においてオン状態となると、ゲート抵抗Ｒｇを迂回するバイパス経路が形成され、端子Ｏ１からゲート回路３１１とスイッチ素子３１２とを介して端子Ｇに電流が流れる。ゲート回路３１１の抵抗がゲート抵抗Ｒｇと比べて無視できる程度に小さければ、スイッチ素子３１２をオン状態とすることにより、オフ状態の場合よりも低抵抗な経路を介して端子Ｇと端子Ｏ１とを接続できる。従って、ダイオード動作におけるオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を改善できる。その結果、リカバリー電流によるロス低減及びインダクタンスの逆起電圧発生を抑制することが可能となる。
【００５７】
（一実施形態の第２変形例）
シングルゲートの半導体素子を用いたスイッチ装置の例を示したが、図１１に示すように双方向スイッチとして用いられるダブルゲートの半導体素子３０４を用いてもよい。ダブルゲートの半導体素子３０４の一例を図１２に示す。図１２において図１と同一の構成要素には同一の符号を附している。図１２に示すように、第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂが、それぞれ第１のｐ型半導体層１１９Ａ及び第２のｐ型半導体層１１９Ｂを介して形成されている。図１２において第１のゲート電極１１８Ａが図１１のＧ１端子に対応し、第２のゲート電極１１８ＢがＧ２端子に対応する。
【００５８】
第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂに所定のバイアスを印加することにより、ダブルゲートの半導体素子３０４は双方向スイッチとしても、ダイオードとしても動作させることができる。例えば、第１のゲート電極１１８Ａと第２のゲート電極１１８Ｂとに、それぞれ、第１のオーミック電極１１６Ａを基準として第１のゲート電極１１８Ａの閾値電圧以上の電圧を印加し、第２のオーミック電極１１６Ｂを基準として第２のゲート電極１１８Ｂの閾値電圧以上の電圧を印加することにより、第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に双方向に電流が流れる双方向通電動作をさせることができる。一方、第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂに印加するバイアス電圧をそれぞれ閾値電圧以下の電圧とすることにより第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に双方向に電流が流れない双方向遮断動作をさせることができる。
【００５９】
また、第１のゲート電極１１８Ａに閾値電圧以上の電圧を印加し、第２のゲート電極１１８Ｂに閾値電圧以下の電圧を印加することにより、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れないが、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れるダイオード動作をさせることができる。第１のゲート電極１１８Ａに閾値電圧以下の電圧を印加し、第２のゲート電極１１８Ｂに閾値電圧以上の電圧を印加することにより、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れるが、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れないダイオード動作をさせることができる。
【００６０】
ダブルゲートの半導体素子においても、ダイオード動作における基本動作は、シングルゲートの半導体素子と同じである。このため、第１のゲート端子Ｇ１と第１のオーミック端子Ｏ１との間に、第１の駆動部３０２Ａを接続し、第２のゲート端子Ｇ２と第２のオーミック端子Ｏ２との間に、第２の駆動部３０２Ｂを接続すれば、ダイオード動作におけるオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を改善できる。なお、スイッチ素子３１２がゲート抵抗と並列に接続された構成の駆動部を用いてもよい。また、ダブルゲートの半導体素子は、ノーマリオフ型であればよく、ゲートがＭＩＳ構造等であってもよい。
【００６１】
実施形態及び変形例において、ゲート電極と半導体層積層体との間にｐ型半導体層を有する半導体素子の例を説明したが、閾値電圧が０Ｖ以上であるノーマリオフ型のＧａＮトランジスタであれば同様の動作をさせることができる。例えば、ゲート電極と半導体層積層体との間に絶縁膜を有するいわゆるＭＩＳ（Metal-Insulator-Semiconductor）型トランジスタの場合としてもよい。但し、ＭＩＳ型トランジスタの場合には、ダイオード動作のオン状態において、第１のオーミック電極からゲート電極へは静的な電流は流れず、動的なゲート電流だけが流れる。
【産業上の利用可能性】
【００６２】
本発明に係るスイッチ装置は、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現でき、特に電力変換回路に用いる高速且つ低損失のスイッチ装置等として有用である。
【符号の説明】
【００６３】
１１１ 基板
１１２ バッファ層
１１３ 半導体層積層体
１１４ 窒化ガリウム層
１１５ 窒化アルミニウムガリウム層
１１６Ａ 第１のオーミック電極
１１６Ｂ 第２のオーミック電極
１１８ ゲート電極
１１８Ａ 第１のゲート電極
１１８Ｂ 第２のゲート電極
１１９ ｐ型半導体層
１１９Ａ 第１のｐ型半導体層
１１９Ｂ 第２のｐ型半導体層
１２０ 裏面電極
１６５ 活性領域
１６６ 不活性領域
２０１ ユニット
２０６Ａ 第１のオーミック電極配線
２０６Ｂ 第２のオーミック電極配線
２０８ ゲート電極配線
２１１ 保護膜
２２１Ａ 第１のオーミック電極パッド
２２１Ｂ 第２のオーミック電極パッド
２２３ ゲート電極パッド
３０１ 半導体素子
３０２ 駆動部
３０２Ａ 第１の駆動部
３０２Ｂ 第２の駆動部
３０３ 駆動部
３０４ 半導体素子
３１１ ゲート回路
３１２ スイッチ素子
３１４ 電源
３１５ 制御信号源
３２１ 第１のＮＯＴ回路
３２２ 第２のＮＯＴ回路
３２３ 遅延回路
３２５ ダイオード
３２６ 抵抗
３２７ コンデンサ
【技術分野】
【０００１】
本発明は、スイッチ装置に関し、特に窒化物半導体素子及びその駆動部によって構成されたスイッチ装置に関する。
【背景技術】
【０００２】
電気機器のさらなる省エネルギー化が期待されており、多くの電力を扱う電源回路及びインバータ回路等の電力変換装置について損失を低減して電力変換効率を向上することが求められている。これらの装置の損失の大部分は、電力変換の際に用いられるＩＧＢＴ(Insulated Gate Bipolar Transistor)又はＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)といったパワー半導体素子を用いたスイッチ装置において発生している。従って、スイッチ装置における損失を低減することは、電力変換効率の向上に大きな意味を持つ。スイッチ装置において発生する損失には、電流の通電により発生する導通損失と、スイッチング動作により発生するスイッチング損失とが含まれる。導通損失はパワー半導体素子のオン抵抗をより小さくすれば低減でき、スイッチング損失はパワー半導体素子のスイッチング速度をより高速にすることにより低減できる。このため、パワー半導体素子のオン抵抗の低減及びスイッチング速度の高速化に関する技術開発が行われている。
【０００３】
一方、通常のパワー半導体素子は、シリコン（Ｓｉ）を材料としており、Ｓｉの材料限界のためにさらなるオン抵抗の低減及びスイッチング速度の向上が困難になってきている。Ｓｉの材料限界を打破して導通損失及びスイッチング損失を低減するために、窒化ガリウム（ＧａＮ）に代表される窒化物系半導体又は炭化珪素（ＳｉＣ）等のワイドギャップ半導体を用いた半導体素子の導入が検討されている。ワイドギャップ半導体は絶縁破壊電界がＳｉに比べて約１桁高く、特に、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度と１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度とを有する２次元電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮとＧａＮとによるヘテロ接合電界効果トランジスタ（以下ＧａＮトランジスタと記載する）は、低オン抵抗及び高耐圧を実現するパワー半導体素子として期待されている。
【０００４】
ＧａＮトランジスタは、駆動条件によりトランジスタそのものがダイオードと同じような動作（ダイオード動作）をするという特徴も有している（特許文献１）。誘導性負荷をスイッチングする場合、インダクタンス中の電流は還流ダイオードを用いて処理する。このため、ＩＧＢＴの場合にはＦＲＤ（Fast Recovery Diode）を並列に接続して還流ダイオードとして用いることが一般的である。ＭＯＳＦＥＴの場合には、ＭＯＳＦＥＴに寄生しているボディーダイオードを還流ダイオードとして用いることが一般的である。しかし、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードは大きなリカバリー電流を発生させ、スイッチ装置に大きな損失が生じる。一方、ＧａＮトランジスタにおけるダイオード動作は、トランジスタそのものがダイオードのような動作をする。このため、ＧａＮトランジスタの駆動条件を工夫することによりＧａＮトランジスタそのものを還流ダイオードとして用いた場合にはリカバリー電流を小さくでき、スイッチ装置の損失を低減できるという利点が得られる（例えば、特許文献１を参照。）。また、還流ダイオードを外付する必要がないため、電力変換装置の部品点数を削減でき、電気機器の小型化及びコスト低減が可能となる。また、ＧａＮトランジスタの駆動には、従来知られているゲート回路を用いることが可能である（例えば、特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第０９／０７２２７２号パンフレット
【特許文献２】実開平５−４８５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、本願発明者らは、ＧａＮトランジスタをダイオード動作させる駆動条件によっては、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードよりも大きなリカバリー電流が発生してしまうことを見出した。また、還流ダイオードは、誘導性負荷のスイッチング中に、還流電流をすばやく流し、インダクタンスの端子間に発生する逆起電圧を抑制する動作を行う必要がある。しかし、駆動条件によっては、ＦＲＤ及びＭＯＳＦＥＴのボディーダイオードよりも大きな逆起電圧がＧａＮトランジスタのダイオード動作の際に発生することも見出した。
【０００７】
本発明は、本願発明者により得られた知見に基づき、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明はスイッチ装置を、半導体素子をダイオード動作させる際に、第１のゲート電極と第１のオーミック電極とを低抵抗の経路を介して接続する制御部を備えた構成とする。
【０００９】
具体的に、本発明に係る第１のスイッチ装置は、窒化物半導体素子と、窒化物半導体素子を駆動する駆動部とを備え、窒化物半導体素子は、基板の上に形成された窒化物半導体からなる半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極との間に形成された第１のゲート電極とを有し、第１のゲート電極の閾値電圧が０Ｖ以上であり、駆動部は、第１のゲート電極にバイアス電圧を印加するゲート回路と、第１のゲート電極と第１の端子が接続され、第１のオーミック電極と第２の端子が接続され、双方向に電流を流すスイッチ素子とを有し、バイアス電圧を、第１のオーミック電極の電位を基準として第１のゲート電極の閾値電圧以下として、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子をオン状態とする。
【００１０】
第２のスイッチ装置は、窒化物半導体素子と、窒化物半導体素子を駆動する駆動部とを備え、窒化物半導体素子は、基板の上に形成された窒化物半導体からなる半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、第１のオーミック電極と第２のオーミック電極との間に形成された第１のゲート電極とを有し、第１のゲート電極の閾値電圧が０Ｖ以上であり、駆動部は、第１のゲート電極にゲート抵抗を介してバイアス電圧を印加するゲート回路と、ゲート抵抗と並列に接続され、双方向に電流を流すスイッチ素子とを有し、バイアス電圧を、第１のオーミック電極の電位を基準として第１のゲート電極の閾値電圧以下として、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子をオン状態とする。
【００１１】
第１のスイッチ装置及び第２のスイッチ装置は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断するいわゆるダイオード動作を行う場合には、第１のオーミック電極と第１のゲート電極との間を低抵抗の経路を介して接続する。このため、スイッチング動作のターンオン時間及びターンオフ時間の設定にかかわらず、ダイオード動作のオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を大きく向上することが可能となる。従って、損失が少なく且つ安定に動作するスイッチ装置を実現できる。
【００１２】
第１及び第２のスイッチ装置において、スイッチ素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＦＥＴ、ダイオードが並列接続されたＩＧＢＴ又はダイオードが並列接続されたバイポーラトランジスタとすればよい。
【００１３】
第１及び第２のスイッチ装置において、窒化物半導体素子は、半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層を有していても、半導体層積層体と第１のゲート電極との間に形成された絶縁膜を有していてもよい。
【００１４】
第１及び第２のスイッチ装置において、半導体素子は、第１のゲート電極と第２のオーミック電極との間に形成された第２のゲート電極を有し、第２のゲート電極の閾値電圧は０Ｖ以上である構成としてもよい。
【００１５】
第１及び第２のスイッチ装置において、半導体素子は、半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体層を有していても、半導体層積層体と第２のゲート電極との間に形成された絶縁膜を有していてもよい。
【発明の効果】
【００１６】
本発明に係るスイッチ装置によれば、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態に係るスイッチ装置に用いる半導体素子の一例を示す断面図である。
【図２】一実施形態に係るスイッチ装置に用いる半導体素子の一例を示す平面図である。
【図３】一実施形態に係るスイッチ装置に用いる半導体素子の電流−電圧特性を示す図である。
【図４】（ａ）及び（ｂ）は一実施形態に係るスイッチ装置に用いる半導体素子のダイオード動作を示す図であり、（ａ）はオフ状態を示し、（ａ）はオン状態を示す。
【図５】（ａ）及び（ｂ）は一実施形態に係るスイッチ装置に用いる半導体素子のダイオード動作を示す図であり、（ａ）はオフ状態を示し、（ａ）はオン状態を示す。
【図６】一実施形態に係るスイッチ装置を示す回路図である。
【図７】一実施形態に係るスイッチ装置の動作を示すタイミングチャートである。
【図８】図７に示す各期間におけるスイッチ装置の動作を示す回路図である。
【図９】一実施形態に係るスイッチ装置の具体的例を示す回路図である。
【図１０】一実施形態の第１変形例に係るスイッチ装置を示す回路図である。
【図１１】一実施形態の第２変形例に係るスイッチ装置を示す回路図である。
【図１２】ダブルゲートの半導体素子の一例を示す断面図である。
【発明を実施するための形態】
【００１８】
（一実施形態）
図１は一実施形態に係る半導体素子の断面構成の一例を示している。図１に示すように、本実施形態の半導体素子はＧａＮトランジスタであり、シリコン（Ｓｉ）からなる導電性の基板１１１の上に窒化アルミニウム（ＡｌＮ）からなる厚さが１００ｎｍのバッファ層１１２を介在させて、半導体層積層体１１３が形成されている。半導体層積層体１１３は、厚さが２μｍのアンドープの窒化ガリウム（ＧａＮ）層１１４と、厚さが２０ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１１５とが下側から順次積層されている。
【００１９】
ＧａＮ層１１４のＡｌＧａＮ層１１５とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０13ｃｍ-2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。
【００２０】
半導体層積層体１１３の上には、互いに間隔をおいて第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとが形成されている。第１のオーミック電極１１６Ａ及び第２のオーミック電極１１６Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接触している。図１においては、コンタクト抵抗を低減するために、ＡｌＧａＮ層１１５の一部を除去すると共にＧａＮ層１１４を４０ｎｍ程度掘り下げて、第１のオーミック電極１１６Ａ及び第２のオーミック電極１１６ＢがＡｌＧａＮ層１１５とＧａＮ層１１４との界面に接するように形成した例を示している。
【００２１】
半導体層積層体１１３の上における第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間の領域に、ゲート電極１１８が、ｐ型半導体層１１９を介在させて形成されている。ゲート電極１１８は、パラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、ｐ型半導体層１１９とオーミック接触している。ｐ型半導体層１１９は、厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。ｐ型半導体層１１９と第２のオーミック電極１１６Ｂとの間の距離は、ＧａＮトランジスタに印加される最大電圧に耐えられるように設計する。
【００２２】
ｐ型半導体層１１９と、ＡｌＧａＮ層１１５とによりｐｎ接合が形成される。これにより、ゲート電極１１８に印加する電圧が０Ｖの場合においても、ＡｌＧａＮ層１１５及びＧａＮ層１１４中にｐ型半導体層１１９から基板１１１側と第２のオーミック電極１１６Ｂ側に向かって空乏層が広がる。従って、チャネル領域を流れる電流が遮断されるため、ノーマリオフ動作を行わせることが可能となる。
【００２３】
本実施形態のＧａＮトランジスタは、ゲート電極１１８がｐ型半導体層１１９の上に形成されている。このため、ＧａＮ層１１４とＡｌＧａＮ層１１５との界面領域に生成されるチャネル領域に対して、ゲート電極１１８から順方向のバイアスを印加することにより、チャネル領域に正孔を注入することができる。
【００２４】
窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きく且つ低抵抗なノーマリオフ型のＧａＮトランジスタを実現することが可能となる。
【００２５】
本実施形態のＧａＮトランジスタは、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合に、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。また、このような構造とすることにより、ゲートの閾値電圧が例えば約１．５ＶのノーマリーオフＧａＮトランジスタが実現できる。
【００２６】
第１のオーミック電極１１６Ａの上には、第１のオーミック電極１１６Ａと接して第１のオーミック電極配線２０６Ａが形成されており、第２のオーミック電極１１６Ｂの上には、第２のオーミック電極１１６Ｂと接して第２のオーミック電極配線２０６Ｂが形成されている。ＡｌＧａＮ層１１５の上には、第１のオーミック電極配線２０６Ａ、第２のオーミック電極配線２０６Ｂ及びゲート電極１１８を覆うように窒化シリコン（ＳｉＮ）からなる保護膜２１１が形成されている。基板１１１の裏面には外部から基板１１１に電位を与えるための裏面電極１２０が形成されており、裏面電極１２０はクロム（Ｃｒ）とニッケル（Ｎｉ）とが積層され形成されている。
【００２７】
図２は、本実施形態に係る半導体素子の平面構成の一例を有している。図２に示すように本実施形態の半導体素子は、マルチフィンガ型のＧａＮトランジスタである。図１に断面構成を示した第１のオーミック電極、ゲート電極及び第２のオーミック電極を有するＧａＮトランジスタのユニット２０１が、第２のオーミック電極を中心に交互に反転して複数配置されているとみなすことができる。
【００２８】
半導体層積層体１１３は、デバイスが形成された活性領域１６５と、電極パッド及び配線構造が形成された不活性領域１６６とを有している。不活性領域１６６は、ボロン又は鉄等のイオンを注入することにより、選択的に半導体層積層体１１３を高抵抗化した領域である。
【００２９】
不活性領域１６６の上には、金（Ａｕ）からなる第１のオーミック電極パッド２２１Ａ、第２のオーミック電極パッド２２１Ｂ及びゲート電極パッド２２３が形成されている。第１のオーミック電極パッド２２１Ａ、第２のオーミック電極パッド２２１Ｂ及びゲート電極パッド２２３と、不活性領域１６６との間には、ＳｉＮからなる絶縁膜（図示せず）が形成されている。第１のオーミック電極パッド２２１Ａは、第１のオーミック電極配線２０６Ａを介して第１のオーミック電極（図示せず）と接続されている。第２のオーミック電極パッド２２１Ｂは、第２のオーミック電極配線２０６Ｂを介して第２のオーミック電極（図示せず）と接続されている。ゲート電極パッド２２３は、ゲート電極配線２０８を介してゲート電極１１８と接続されている。ゲート電極配線２０８は、ゲート電極１１８と同一の材料からなる。ゲート電極配線２０８とゲート電極パッド２２３とは、絶縁膜（図示せず）に形成された開口部を介して接続されている。このような構造とすることにより、大電流動作が可能なＧａＮトランジスタを構成することが可能となる。
【００３０】
図３は、本実施形態のＧａＮトランジスタの電流−電圧特性を示している。図３において、横軸は第１のオーミック電極と第２のオーミック電極との電圧（ＶO1-O2）であり、縦軸は単位ゲート幅（１ｍｍ）当たりの第２のオーミック電極と第１のオーミック電極との間に流れる電流（ＩO1-O2）であり、Ｖｇはゲート電極と第１のオーミック電極との間に印加された電圧である。図３において、ＶO1-O2の正負は、第２のオーミック電極の電位が第１のオーミック電極の電位よりも高い場合に正、第１のオーミック電極の電位が第２のオーミック電極の電位よりも高い場合に負としている。また、ＩO1-O2正負は、第２のオーミック電極から第１のオーミック電極へ流れる電流を正、第１のオーミック電極から第２のオーミック電極へ流れる電流を負としている。
【００３１】
ＧａＮトランジスタは、図３において実線で示したようにＶｇが閾値電圧以上の例えば５Ｖの場合には、第２のオーミック電極と第１のオーミック電極との間に双方向の電流を通電する第１の動作を可能とする。これは、ＧａＮトランジスタのチャネル層が双方向の電流を通電できるためである。
【００３２】
また、図３において破線で示したようにＶｇが閾値電圧以下の例えば０Ｖの場合には、第２のオーミック電極から第１のオーミック電極へ流れる電流を遮断し、第１のオーミック電極から第２のオーミック電極へ流れる電流を通電する第２の動作（ダイオード動作）を可能とする。
【００３３】
ダイオード動作について図４を用いて説明する。図４（ａ）及び（ｂ）は、ＧａＮトランジスタのダイオード動作を示す図である。図４（ａ）及び（ｂ）において、端子Ｏ１、端子Ｏ２及び端子Ｇは、それぞれＧａＮトランジスタの第１のオーミック電極と接続された端子、第２のオーミック電極と接続された端子及びゲート電極と接続された端子である。
【００３４】
図４（ａ）に示すように、端子Ｏ１と端子Ｇとが接続された状態において、端子Ｏ１の電位を０Ｖとし、端子Ｏ２の電位を端子Ｏ１の電位よりも高い５Ｖとする。この場合には、ＧａＮトランジスタは、端子Ｏ１がソースであり、端子Ｏ２がドレインであるトランジスタとみなすことができる。端子Ｇとソースである端子Ｏ１との間に印加された電圧Ｖｇｓは閾値電圧以下の０Ｖであり、ＧａＮトランジスタは端子Ｏ２から端子Ｏ１へ流れる電流を遮断する動作をする。
【００３５】
図４（ｂ）に示すように、端子Ｏ１と端子Ｇとが接続された状態において、端子Ｏ１の電位を５Ｖとし、端子Ｏ２の電位を端子Ｏ１の電位よりも低い０Ｖとする。この場合には、ＧａＮトランジスタは、端子Ｏ２がソースであり、端子Ｏ１がドレインであるトランジスタとみなすことができる。端子Ｇとソースである端子Ｏ２との間に印加された電圧Ｖｇｓは閾値電圧よりも高い５Ｖであり、ＧａＮトランジスタは端子Ｏ１から端子Ｏ２へ電流を通電する動作をする。この際に、端子Ｏ１から端子Ｇへ、つまり第１のオーミック電極からゲート電極へゲート電流が流れる。
【００３６】
以上のように、ＧａＮトランジスタは、トランジスタでありながらダイオードのような振る舞いをするダイオード動作が可能である。従って、ＧａＮトランジスタを例えば誘導性負荷のスイッチングに用いる場合に、所定のタイミングでＧａＮトランジスタがダイオード動作を行うように駆動すれば、外付けの還流ダイオードが不要となる。
【００３７】
なお、このようなダイオード動作は、寄生構造のないＧａＮトランジスタに固有の動作である。例えば、ＭＯＳＦＥＴの場合には内蔵のボディーダイオードがドレインとソースとの間に存在するため、ボディーダイオードへ電流が流れてしまう。このため、ＭＯＳＦＥＴはダイオードのように動作しない。ＩＧＢＴの場合には、逆方向電流を通電できないので、ＩＧＢＴ内に寄生のダイオードを作りこむなどをする必要がある。従って、ＩＧＢＴはダイオードのように振る舞う動作をしない。
【００３８】
しかし、ＧａＮトランジスタをダイオード動作させることにより還流ダイオード等として用いる場合には、次のような問題が生じることを本願発明者らは見出した。図５（ａ）及び（ｂ）は、ＧａＮトランジスタの過渡的なダイオード動作を示している。図５（ａ）及び（ｂ）は端子Ｇと端子Ｏ１とがゲート抵抗Ｒｇを介して接続されている場合を示している。図５（ａ）に示すように、ＧａＮトランジスタのダイオード動作において、オン状態からオフ状態へ遷移する際には、端子Ｇ１に蓄えられた電荷がソースである端子Ｏ１へ放電される。これにより、端子Ｏ２から端子Ｏ１へ流れる電流が遮断される。オン状態からオフ状態へ遷移する速度は、ゲート抵抗Ｒｇの値によって変化する。ゲート抵抗Ｒｇが大きくなると、速度が遅くなり、瞬間的に端子Ｏ２から端子Ｏ１へ電流を通電してしまう場合が生じる。端子Ｏ２から端子Ｏ１への通電はスイッチ装置における大きな損失となる。従って、オン状態からオフ状態へすばやく遷移させるために、ゲート抵抗Ｒｇを小さくすることが望ましい。
【００３９】
図５(ｂ)は、ダイオード動作において、オフ状態からオン状態へ遷移する様子を示している。図５（ｂ）に示すように、端子Ｏ１から端子Ｇへ電荷が充電されると、端子Ｏ１から端子Ｏ２へ電流を通電できる。オフ状態からオン状態へ遷移する速度は、ゲート抵抗Ｒｇの値によって変化する。ゲート抵抗Ｒｇが大きくなると速度が遅くなり、行き場をなくした電流が、瞬間的に端子Ｏ１の電位を押し上げ、端子Ｏ１と端子Ｏ２との間に異常に高い電圧を発生させてしまう場合が生じる。異常電圧の発生によりスイッチ装置の動作が不安定となる。従って、オフ状態からオン状態へすばやく遷移させるためにゲート抵抗Ｒｇを小さくすることが望ましい。
【００４０】
しかし、ゲート抵抗Ｒｇの値は、スイッチング動作のターンオン時間及びターンオフ時間を決定する。このため、スイッチング動作において必要とされるターンオン時間及びターンオフ時間の特性により、ゲート抵抗Ｒｇの値が決まってしまい、ゲート抵抗Ｒｇを自由に設定することは困難である。このため、ＧａＮトランジスタを理想的な還流ダイオードとして駆動することができず、ＧａＮトランジスタを用いたスイッチ装置の損失を低減することが困難となる。
【００４１】
本実施形態においては、ＧａＮトランジスタを用いたスイッチ装置を図６に示すような構成とする。これにより、通常のスイッチング動作の際のタイミング設定に影響を与えることなく、ＧａＮトランジスタを理想的な還流ダイオードとなるように駆動することが可能となる。
【００４２】
図６に示すように、本実施形態のスイッチ装置は、ＧａＮトランジスタである半導体素子３０１と、半導体素子３０１を駆動する駆動部３０２とを備えている。半導体素子３０１は、第１のオーミック電極と接続された端子Ｏ１と、第２のオーミック電極と接続された端子Ｏ２と、ゲート電極と接続された端子Ｇとを有している。駆動部３０２は、半導体素子３０１の端子Ｇにバイアス電圧を印加するゲート回路３１１と、半導体素子３０１の端子Ｏ１と、端子Ｇとの間に接続されたスイッチ素子３１２とを有している。ゲート回路３１１の端子Ｖｏはゲート抵抗Ｒｇを介して半導体素子３０１の端子Ｇと接続されている。ゲート回路３１１の端子ＧＮＤは半導体素子３０１の端子Ｏ１及び電源３１４の負極と接続されている。ゲート回路３１１の端子ＶＤＤは電源３１４の正極と接続されている。制御信号源３１５の第１の端子は、ゲート回路３１１の端子ＶＩＮ＋と接続され、第２の端子はゲート回路３１１の端子ＶＩＮ−と接続されている。
【００４３】
ゲート回路３１１は、端子ＶＩＮ＋と端子ＶＩＮ−との間にゲート回路３１１の閾値電圧以上の電圧が印加された場合に、端子ＶＤＤと端子Ｖｏとを電気的に接続し、端子ＧＮＤと端子Ｖｏとを電気的に切り離す動作をする。また、端子ＶＩＮ＋と端子ＶＩＮ−との間にゲート回路３１１の閾値電圧以下の電圧が印加された場合、端子ＧＮＤと端子Ｖｏとを電気的に接続し、端子ＶＤＤと端子Ｖｏとを電気的に切り離す動作をする。ゲート回路３１１はＭＯＳＦＥＴ及びＩＧＢＴを駆動する一般的なゲート回路を用いればよい。
【００４４】
スイッチ素子３１２をオン状態とすることにより、半導体素子３０１の端子Ｇと端子Ｏ１とを、ゲート抵抗Ｒｇを迂回するバイパス経路により接続することができる。従って、スイッチ素子３１２がオフ状態の場合よりも低抵抗の経路により端子Ｇと端子Ｏ１とを接続することができる。このため、半導体素子３０１をダイオード動作させる場合に、スイッチ素子３１２をオン状態とすれば、ゲート抵抗Ｒｇの値に関係なく、端子Ｇから端子Ｏ１への電荷の放電及び端子Ｏ１から端子Ｇへの電荷の充電をすばやく行うことが可能となる。従って、半導体素子３０１をダイオード動作させる場合におけるオン状態とオフ状態及びオフ状態とオン状態との遷移を高速にできる。従って、リカバリー電流を抑制することができ、さらに大きな逆起電圧の発生を抑制することができる。その結果、スイッチ装置の動作をより安定させ且つ損失を低減することができる。
【００４５】
また、先に説明したように半導体素子３０１は、ダイオード動作の場合においてオン状態とすると、端子Ｏ１から端子Ｇへ電流が流れる。この電流は、スイッチ素子３１２がない場合にはゲート抵抗Ｒｇを介して流れるため、ゲート抵抗Ｒｇにおいて電力ロスが発生し、スイッチ装置の損失が大きくなる。しかし、スイッチ素子３１２を設けることにより、端子Ｏ１から端子Ｇへゲート抵抗Ｒｇを介することなく、低抵抗の経路を介して電流を流すことができ、スイッチ装置の損失をより低減できる。
【００４６】
スイッチ素子３１２がない場合には、電圧変化が生じるスイッチング時に、帰還容量の充放電電流はゲート抵抗Ｒｇ及びゲート回路３１１を介して流れる。このため、ゲート抵抗Ｒｇに電圧が発生し、端子Ｏ１と端子Ｇとの間にノイズが発生する。しかし、スイッチ素子３１２を設けることにより、ゲート抵抗Ｒｇよりもオン抵抗が低いスイッチ素子を介して帰還容量の充放電電流を流すことができるため、端子Ｏ１と端子Ｇとの間に生じるゲートノイズを低減できる。これにより、ノイズによる誤動作を生じにくくするという効果も得られる。
【００４７】
また、ゲートノイズが発生した場合に、ノイズによる誤動作の発生を防止するために、負バイアスを印加することによりＧａＮトランジスタをオフ状態とすることが一般的に行われている。しかし、ＧａＮトランジスタをオフ状態とする場合に負バイアスを用いると、ダイオード動作をさせた場合に、大きなオフセット電圧が発生する。このため、ダイオード動作の際にオン抵抗が増大してしまう。スイッチ素子３１２を設けることにより、ゲートノイズを抑制できるため、ＧａＮトランジスタをオフ状態とする場合に負バイアスを用いなくても、誤動作を防止できる。従って、半導体素子３０１をダイオード動作させる場合のオン抵抗を低減することが可能となり、電力変換装置のさらなる低損失化が可能となる。また、負バイアス用の電源も不要となるため、部品点数の削減、装置の小型化、低コスト化という利点が得られる。
【００４８】
図７は駆動部３０２の動作タイミングを示している。また、図８（ａ）〜（ｅ）はそれぞれ、図７に示した期間ａ〜期間ｅにおけるスイッチ装置の動作状態を示している。駆動部３０２は、半導体素子３０１がオフ状態の時に、スイッチ素子３１２をオン状態とし、端子Ｏ１と端子Ｇとを低抵抗で接続することにより、ノイズを抑制し、高速なダイオード動作を可能とする。このため、半導体素子３０１がスイッチング動作を行う際及び半導体素子３０１がオン状態の際には、スイッチ素子３１２をオフ状態とする。
【００４９】
図７に示すように、期間ａにおいては、制御信号源３１５の信号がゲート回路３１１の閾値電圧以下であるオフ状態であり、半導体素子３０１の端子Ｇに印加されるゲート電圧も閾値電圧以下であるオフ状態となる。また、スイッチ素子３１２はオン状態である。期間ｂにおいて制御信号源３１５の信号がオフ状態からゲート回路３１１の閾値電圧以上のオン状態となると、スイッチ素子３１２はオフ状態となり、ゲート電圧が上昇する立ち上がり状態となる。期間ｃにおいてゲート電圧が立ち上り半導体素子３０１がオン状態へ遷移しても、スイッチ素子３１２はオフ状態を維持する。期間ｄにおいて制御信号源３１５の信号がオン状態からオフ状態となると、ゲート電圧は次第に低下する立ち下がり状態となる。スイッチ素子３１２は、制御信号源３１５の信号がオン状態からオフ状態へ遷移する瞬間から遅延時間T_delayだけオフ状態を維持する。この後期間ｅにおいて、スイッチ素子３１２はオン状態となる。遅延時間T_delayは、ゲート電圧が完全に立ち下るまでの時間が好ましい。しかし、設計マージンを持たせるためゲート電圧がオフ状態に遷移までの時間に、所望の時間を加えた時間としてもよい。以上のような、構成及び動作とすることにより、端子Ｏ１と端子Ｇとのノイズを低減することができるだけでなく、負バイアス用の電源が不要となる。
【００５０】
なお、図７においてスイッチ素子３１２は、制御信号がオフ状態からオン状態へ遷移する瞬間より少し前にオフ状態としてもよい。このようにすれば、より安定して半導体素子３０１へゲート電圧を与えることができる。なお、スイッチ素子３１２は、双方向に電流を流す半導体スイッチであればよく、ＭＯＳＦＥＴ、ＪＦＥＴ（Junction Field Effect Transistor）、ＨＦＥＴ（Heterojunction Field Effect Transistor）、ダイオードを並列接続したバイポーラトランジスタ又はダイオードを並列接続したＩＧＢＴ等とすればよい。
【００５１】
図９は、本実施形態のスイッチ装置の具体的な回路構成の一例を示す。なお、図９に示した回路構成は一例であり、同様の機能を果たす限りどのような構成であってもよい。図９に示すように制御信号源３１５の第１の端子は、第１のＮＯＴ回路３２１の入力と接続されている。第１のＮＯＴ回路３２１の出力は、第２のＮＯＴ回路３２２及び遅延回路３２３と接続されている。第２のＮＯＴ回路３２２の出力は、ゲート回路３１１のＶＩＮ端子と接続されている。遅延回路３２３は、アノードが第１のＮＯＴ回路３２１の出力と接続され、カソードがＭＯＳＦＥＴからなるスイッチ素子３１２のゲートと接続されたダイオード３２５と、ダイオード３２５と並列に接続された抵抗３２６と、第１の端子がダイオード３２５のカソードと接続されたコンデンサ３２７とを有している。ゲート回路３１１、第１のＮＯＴ回路３２１及び第２のＮＯＴ回路３２２の端子ＶＤＤは、電源３１４の正極と接続されている。ゲート回路３１１、第１のＮＯＴ回路３２１及び第２のＮＯＴ回路３２２の端子ＧＮＤ、制御信号源３１５の第２の端子、コンデンサ３２７の第２の端子、スイッチ素子３１２のソース端子並びに半導体素子３０１のＯ１端子は、電源３１４の負極と接続されている。ゲート回路３１１のＶｏ端子はゲート抵抗Ｒｇを介して半導体素子３０１の端子Ｇと接続され、スイッチ素子３１２のドレイン端子は半導体素子３０１の端子Ｇと接続されている。なお、ゲート抵抗Ｒｇは独立した抵抗素子であっても、所定の抵抗値となるように配線の材質、太さ及び長さ等を設定したものであってもよい。
【００５２】
次に、図９のスイッチ装置の動作について説明する。なお、電源３１４の出力電圧は５Ｖとして説明する。制御信号源３１５がオフ状態（０Ｖ）の場合には、第１のＮＯＴ回路３２１の出力は例えば５Ｖとなっている。このとき、静的にはスイッチ素子３１２のゲートにも５Ｖが印加され、スイッチ素子３１２はオン状態となっている。このため半導体素子３０１の端子Ｇと端子Ｏ１との間には０Ｖが印加されている。また、第２のＮＯＴ回路３２２の出力は０Ｖとなっており、その電圧がゲート回路３１１の端子ＶＩＮに入力されている。このため、ゲート回路３１１は端子Ｖｏと端子ＧＮＤとを電気的に接続している。
【００５３】
制御信号源３１５がオフ状態からオン状態（５Ｖ）となると、第１のＮＯＴ回路３２１の出力は０Ｖとなる。スイッチ素子３１２のゲートに蓄えられた電荷はダイオード３２５と抵抗３２６を介して放電される。これにより、スイッチ素子３１２のゲートの電位は０Ｖとなり、スイッチ素子３１２は瞬間的にオフ状態へ遷移する。第２のＮＯＴ回路３２２の出力は５Ｖであるため、ゲート回路３１１は、端子Ｖｏと端子ＶＤＤとを電気的に接続している。このため、半導体素子３０１の端子Ｇの電圧はゲート抵抗Ｒｇにより決定される変化率に従って上昇し、所定の電圧において一定となる。
【００５４】
制御信号源３１５がオン状態からオフ状態となると、第１のＮＯＴ回路３２１の出力は５Ｖとなる。コンデンサ３２７の容量がスイッチ素子３１２の入力容量より十分高い場合には、スイッチ素子３１２のゲート電圧は、抵抗３２６の抵抗値とコンデンサ３２７の容量により決まる時定数に応じて上昇する。従って、スイッチ素子３１２のゲート電圧が閾値電圧を越えるまでスイッチ素子３１２はオフ状態を維持し、閾値電圧を超えるとスイッチ素子３１２はオン状態となる。図７におけるT_delayは、抵抗３２６とコンデンサ３２７とスイッチ素子３１２の閾値電圧とにより設定できる。
【００５５】
なお、スイッチ素子３１２のオン抵抗が非常に小さい場合には、ダイオード動作の過渡応答において、ゲートのピーク電流が大きくなり、ゲート電極配線の寿命が短くなるという問題が生じる。このため、スイッチ素子３１２は、所望のピーク電流となるようなオン抵抗を有していることが望ましい。例えば図９に示す回路構成の場合には１０ｍΩ程度とすればよい。また、所望のピーク電流とするために、スイッチ素子と直列に抵抗を接続して、所望の抵抗値を実現してもよい。さらに、ダイオード動作の場合の過渡応答時間を調整するために、スイッチ素子３１２のオン抵抗を設定したり、別途抵抗素子を挿入したりしてもよい。
【００５６】
（一実施形態の第１変形例）
半導体素子３０１の端子Ｇ１と端子Ｏ１との間にスイッチ素子３１２を挿入する例を示した。しかし、図１０に示すようにスイッチ素子３１２がゲート抵抗Ｒｇと並列に接続された駆動部３０３を用いてもよい。この場合には、半導体素子３０１がダイオード動作においてオン状態となると、ゲート抵抗Ｒｇを迂回するバイパス経路が形成され、端子Ｏ１からゲート回路３１１とスイッチ素子３１２とを介して端子Ｇに電流が流れる。ゲート回路３１１の抵抗がゲート抵抗Ｒｇと比べて無視できる程度に小さければ、スイッチ素子３１２をオン状態とすることにより、オフ状態の場合よりも低抵抗な経路を介して端子Ｇと端子Ｏ１とを接続できる。従って、ダイオード動作におけるオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を改善できる。その結果、リカバリー電流によるロス低減及びインダクタンスの逆起電圧発生を抑制することが可能となる。
【００５７】
（一実施形態の第２変形例）
シングルゲートの半導体素子を用いたスイッチ装置の例を示したが、図１１に示すように双方向スイッチとして用いられるダブルゲートの半導体素子３０４を用いてもよい。ダブルゲートの半導体素子３０４の一例を図１２に示す。図１２において図１と同一の構成要素には同一の符号を附している。図１２に示すように、第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂが、それぞれ第１のｐ型半導体層１１９Ａ及び第２のｐ型半導体層１１９Ｂを介して形成されている。図１２において第１のゲート電極１１８Ａが図１１のＧ１端子に対応し、第２のゲート電極１１８ＢがＧ２端子に対応する。
【００５８】
第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂに所定のバイアスを印加することにより、ダブルゲートの半導体素子３０４は双方向スイッチとしても、ダイオードとしても動作させることができる。例えば、第１のゲート電極１１８Ａと第２のゲート電極１１８Ｂとに、それぞれ、第１のオーミック電極１１６Ａを基準として第１のゲート電極１１８Ａの閾値電圧以上の電圧を印加し、第２のオーミック電極１１６Ｂを基準として第２のゲート電極１１８Ｂの閾値電圧以上の電圧を印加することにより、第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に双方向に電流が流れる双方向通電動作をさせることができる。一方、第１のゲート電極１１８Ａ及び第２のゲート電極１１８Ｂに印加するバイアス電圧をそれぞれ閾値電圧以下の電圧とすることにより第１のオーミック電極１１６Ａと第２のオーミック電極１１６Ｂとの間に双方向に電流が流れない双方向遮断動作をさせることができる。
【００５９】
また、第１のゲート電極１１８Ａに閾値電圧以上の電圧を印加し、第２のゲート電極１１８Ｂに閾値電圧以下の電圧を印加することにより、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れないが、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れるダイオード動作をさせることができる。第１のゲート電極１１８Ａに閾値電圧以下の電圧を印加し、第２のゲート電極１１８Ｂに閾値電圧以上の電圧を印加することにより、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れるが、第１のオーミック電極１１６Ａから第２のオーミック電極１１６Ｂへは電流が流れないダイオード動作をさせることができる。
【００６０】
ダブルゲートの半導体素子においても、ダイオード動作における基本動作は、シングルゲートの半導体素子と同じである。このため、第１のゲート端子Ｇ１と第１のオーミック端子Ｏ１との間に、第１の駆動部３０２Ａを接続し、第２のゲート端子Ｇ２と第２のオーミック端子Ｏ２との間に、第２の駆動部３０２Ｂを接続すれば、ダイオード動作におけるオン状態からオフ状態への遷移及びオフ状態からオン状態への遷移の速度を改善できる。なお、スイッチ素子３１２がゲート抵抗と並列に接続された構成の駆動部を用いてもよい。また、ダブルゲートの半導体素子は、ノーマリオフ型であればよく、ゲートがＭＩＳ構造等であってもよい。
【００６１】
実施形態及び変形例において、ゲート電極と半導体層積層体との間にｐ型半導体層を有する半導体素子の例を説明したが、閾値電圧が０Ｖ以上であるノーマリオフ型のＧａＮトランジスタであれば同様の動作をさせることができる。例えば、ゲート電極と半導体層積層体との間に絶縁膜を有するいわゆるＭＩＳ（Metal-Insulator-Semiconductor）型トランジスタの場合としてもよい。但し、ＭＩＳ型トランジスタの場合には、ダイオード動作のオン状態において、第１のオーミック電極からゲート電極へは静的な電流は流れず、動的なゲート電流だけが流れる。
【産業上の利用可能性】
【００６２】
本発明に係るスイッチ装置は、ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現でき、特に電力変換回路に用いる高速且つ低損失のスイッチ装置等として有用である。
【符号の説明】
【００６３】
１１１ 基板
１１２ バッファ層
１１３ 半導体層積層体
１１４ 窒化ガリウム層
１１５ 窒化アルミニウムガリウム層
１１６Ａ 第１のオーミック電極
１１６Ｂ 第２のオーミック電極
１１８ ゲート電極
１１８Ａ 第１のゲート電極
１１８Ｂ 第２のゲート電極
１１９ ｐ型半導体層
１１９Ａ 第１のｐ型半導体層
１１９Ｂ 第２のｐ型半導体層
１２０ 裏面電極
１６５ 活性領域
１６６ 不活性領域
２０１ ユニット
２０６Ａ 第１のオーミック電極配線
２０６Ｂ 第２のオーミック電極配線
２０８ ゲート電極配線
２１１ 保護膜
２２１Ａ 第１のオーミック電極パッド
２２１Ｂ 第２のオーミック電極パッド
２２３ ゲート電極パッド
３０１ 半導体素子
３０２ 駆動部
３０２Ａ 第１の駆動部
３０２Ｂ 第２の駆動部
３０３ 駆動部
３０４ 半導体素子
３１１ ゲート回路
３１２ スイッチ素子
３１４ 電源
３１５ 制御信号源
３２１ 第１のＮＯＴ回路
３２２ 第２のＮＯＴ回路
３２３ 遅延回路
３２５ ダイオード
３２６ 抵抗
３２７ コンデンサ
【特許請求の範囲】
【請求項１】
窒化物半導体素子と、
前記窒化物半導体素子を駆動する駆動部とを備え、
前記窒化物半導体素子は、
基板の上に形成された窒化物半導体からなる半導体層積層体と、
前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間に形成された第１のゲート電極とを有し、
前記第１のゲート電極の閾値電圧が０Ｖ以上であり、
前記駆動部は、
前記第１のゲート電極にバイアス電圧を印加するゲート回路と、
前記第１のゲート電極と第１の端子が接続され、前記第１のオーミック電極と第２の端子が接続され、双方向に電流を流すスイッチ素子とを有し、
前記バイアス電圧を、前記第１のオーミック電極の電位を基準として前記第１のゲート電極の閾値電圧以下として、前記第１のオーミック電極から前記第２のオーミック電極への電流を通電し且つ前記第２のオーミック電極から前記第１のオーミック電極への電流を遮断する動作を行う場合には、前記スイッチ素子をオン状態とすることを特徴とするスイッチ装置。
【請求項２】
窒化物半導体素子と、
前記窒化物半導体素子を駆動する駆動部とを備え、
前記窒化物半導体素子は、
基板の上に形成された窒化物半導体からなる半導体層積層体と、
前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間に形成された第１のゲート電極とを有し、
前記第１のゲート電極の閾値電圧が０Ｖ以上であり、
前記駆動部は、
前記第１のゲート電極にゲート抵抗を介してバイアス電圧を印加するゲート回路と、
前記ゲート抵抗と並列に接続され、双方向に電流を流すスイッチ素子とを有し、
前記バイアス電圧を、前記第１のオーミック電極の電位を基準として前記第１のゲート電極の閾値電圧以下として、前記第１のオーミック電極から前記第２のオーミック電極への電流を通電し且つ前記第２のオーミック電極から前記第１のオーミック電極への電流を遮断する動作を行う場合には、前記スイッチ素子をオン状態とすることを特徴とするスイッチ装置。
【請求項３】
前記スイッチ素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＦＥＴ、ダイオードが並列接続されたＩＧＢＴ又はダイオードが並列接続されたバイポーラトランジスタからなることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項４】
前記窒化物半導体素子は、前記半導体層積層体と前記第１のゲート電極との間に形成された第１のｐ型半導体層を有していることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項５】
前記窒化物半導体素子は、前記半導体層積層体と前記第１のゲート電極との間に形成された絶縁膜を有していることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項６】
前記半導体素子は、前記第１のゲート電極と前記第２のオーミック電極との間に形成された第２のゲート電極を有し、
第２のゲート電極の閾値電圧は０Ｖ以上であることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項７】
前記半導体素子は、前記半導体層積層体と前記第２のゲート電極との間に形成された第２のｐ型半導体層を有していることを特徴とする請求項６に記載のスイッチ装置。
【請求項８】
前記半導体素子は、前記半導体層積層体と前記第２のゲート電極との間に形成された絶縁膜を有していることを特徴とする請求項６に記載のスイッチ装置。
【請求項１】
窒化物半導体素子と、
前記窒化物半導体素子を駆動する駆動部とを備え、
前記窒化物半導体素子は、
基板の上に形成された窒化物半導体からなる半導体層積層体と、
前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間に形成された第１のゲート電極とを有し、
前記第１のゲート電極の閾値電圧が０Ｖ以上であり、
前記駆動部は、
前記第１のゲート電極にバイアス電圧を印加するゲート回路と、
前記第１のゲート電極と第１の端子が接続され、前記第１のオーミック電極と第２の端子が接続され、双方向に電流を流すスイッチ素子とを有し、
前記バイアス電圧を、前記第１のオーミック電極の電位を基準として前記第１のゲート電極の閾値電圧以下として、前記第１のオーミック電極から前記第２のオーミック電極への電流を通電し且つ前記第２のオーミック電極から前記第１のオーミック電極への電流を遮断する動作を行う場合には、前記スイッチ素子をオン状態とすることを特徴とするスイッチ装置。
【請求項２】
窒化物半導体素子と、
前記窒化物半導体素子を駆動する駆動部とを備え、
前記窒化物半導体素子は、
基板の上に形成された窒化物半導体からなる半導体層積層体と、
前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、
前記第１のオーミック電極と前記第２のオーミック電極との間に形成された第１のゲート電極とを有し、
前記第１のゲート電極の閾値電圧が０Ｖ以上であり、
前記駆動部は、
前記第１のゲート電極にゲート抵抗を介してバイアス電圧を印加するゲート回路と、
前記ゲート抵抗と並列に接続され、双方向に電流を流すスイッチ素子とを有し、
前記バイアス電圧を、前記第１のオーミック電極の電位を基準として前記第１のゲート電極の閾値電圧以下として、前記第１のオーミック電極から前記第２のオーミック電極への電流を通電し且つ前記第２のオーミック電極から前記第１のオーミック電極への電流を遮断する動作を行う場合には、前記スイッチ素子をオン状態とすることを特徴とするスイッチ装置。
【請求項３】
前記スイッチ素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＦＥＴ、ダイオードが並列接続されたＩＧＢＴ又はダイオードが並列接続されたバイポーラトランジスタからなることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項４】
前記窒化物半導体素子は、前記半導体層積層体と前記第１のゲート電極との間に形成された第１のｐ型半導体層を有していることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項５】
前記窒化物半導体素子は、前記半導体層積層体と前記第１のゲート電極との間に形成された絶縁膜を有していることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項６】
前記半導体素子は、前記第１のゲート電極と前記第２のオーミック電極との間に形成された第２のゲート電極を有し、
第２のゲート電極の閾値電圧は０Ｖ以上であることを特徴とする請求項１又は２に記載のスイッチ装置。
【請求項７】
前記半導体素子は、前記半導体層積層体と前記第２のゲート電極との間に形成された第２のｐ型半導体層を有していることを特徴とする請求項６に記載のスイッチ装置。
【請求項８】
前記半導体素子は、前記半導体層積層体と前記第２のゲート電極との間に形成された絶縁膜を有していることを特徴とする請求項６に記載のスイッチ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−４２１９３（Ｐ２０１３−４２１９３Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２００９−２７５２８８（Ｐ２００９−２７５２８８）
【出願日】平成２１年１２月３日（２００９．１２．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２１年１２月３日（２００９．１２．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]