【課題】チャージアップに起因するリーク電流及び閾値電圧の変動を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体層内に、活性領域３０を含むＦＥＴ３４、活性領域３０からなるスクライブライン３６、ＦＥＴ３４とスクライブライン３６との間に位置する不活性領域３２、及び不活性領域３２を横断してＦＥＴ３４とスクライブライン３６とを電気的に接続する接続領域３８を設ける工程と、半導体層上に絶縁膜２０を形成する工程と、ドライエッチング法により絶縁膜２０に選択的に開口部２１を形成する工程と、を有する半導体装置である。 （もっと読む）

【課題】櫛型形状のソース電極とドレイン電極が交差指状に配置された電極構造を有し、各櫛形電極の先端部での電界集中が緩和された窒化物半導体装置を提供する。
【解決手段】ゲート電極５と電気的に接続され、ゲート電極５とドレイン電極４間で絶縁膜７上に配置されたゲートフィールドプレート５０と、ソース電極３と電気的に接続され、絶縁膜８を介して窒化物半導体層と対向するようにゲートフィールドプレート５０とドレイン電極４間の上方に配置されたソースフィールドプレート３０とを備え、ゲート電極５とドレイン電極４間の距離、ゲートフィールドプレート５０のドレイン側端部とゲート電極５のドレイン側端部間の距離、及びソースフィールドプレート３０のドレイン側端部とゲートフィールドプレート５０のドレイン側端部間の距離の少なくともいずれかが、ソース電極３とドレイン電極４の、歯部分の直線領域よりも歯部分の先端領域において長い。 （もっと読む）

【課題】 電気的特性を向上させた高周波回路装置を提供する。
【解決手段】 高周波回路装置は、一端同士１３３１，１３４１が互いに離間して対向した２つの伝送線路１３３，１３４と、２つの伝送線路の一方の一端に実装され、該実装面となる下面電極３０と、該実装時に下面電極の上方に位置する上面電極３２を備えるキャパシタＣと、２つの伝送線路の対向する一端同士の間の領域に配置され、一端同士を電気的に接続する抵抗素子Ｒと、キャパシタの上面電極と２つの伝送線路の他方との間を電気的に接続する接続導体１３５とを備える。 （もっと読む）

【課題】開放端電圧が高い有機光電変換素子を製造しうる高分子化合物を提供することを目的とする。
【解決手段】式（１）で表される構成単位を有する高分子化合物。


（１）
〔式中、Ｘ^１及びＸ^２は、それぞれ独立に、窒素原子又は＝ＣＨ−を表す。Ｙ^１は、硫黄原子、酸素原子、セレン原子、−Ｎ（Ｒ^１）−又は−ＣＲ^２＝ＣＲ^３−を表す。Ｒ^１、Ｒ^２及びＲ^３は、それぞれ独立に、水素原子又は置換基を表す。Ｗ^１は、シアノ基、ニトロ基、フッ素原子を有する１価の有機基又はフッ素原子を表す。Ｗ^２は、Ｗ^１とは異なる基を表す。〕 （もっと読む）

【課題】選択された物理的寸法、形状、組成、及び、空間的配置を有する高品質印刷可能半導体素子の製造、転写、組み立てのための高歩留りの経路を与える。
【解決手段】大面積基板及び／又はフレキシブル基板を含む基板上へのミクロサイズ及び／又はナノサイズの半導体構造の配列の高精度の位置合わせ転写及び集積を行なう。また、バルクシリコンウエハ等の低コストバルク材料から印刷可能半導体素子を形成する方法、及び、広範囲の機能的な半導体デバイスを形成するための多目的で商業的に魅力的な印刷ベースの製造ブラットフォームを可能にするスマート材料処理を行う。 （もっと読む）

【課題】耐圧を高めた窒化物半導体素子及び製造方法を提供する。
【解決手段】第１の窒化物層３１と該第１の窒化物層３１の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合され、該接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層３０と、窒化物半導体層３０上にオーミック接触されるソース電極５０とドレイン電極６０と、ソース電極５０とドレイン電極６０との間の窒化物半導体層３０上に形成され、ソース電極５０から所定距離だけ離間された第１の側壁からドレイン側へ長く形成された多数のＰ型窒化物半導体セグメント８０と、ソース電極５０とドレイン電極６０との間でソース電極５０に近く形成され、多数のＰ型窒化物半導体セグメント８０間の窒化物半導体層３０上及びＰ型窒化物半導体セグメント８０上に接触されるゲート電極７０とを含む。 （もっと読む）

【課題】半導体装置について、小型化を図りつつ、ドレイン耐圧を向上する。
【解決手段】ゲート電極２０と、ゲート電極２０と離間するソース電極２４と、平面視でゲート電極２０からみてソース電極２４の反対側に位置し、かつゲート電極２０と離間するドレイン電極２２と、平面視でゲート電極２０とドレイン電極２２の間に位置し、絶縁膜２６を介して半導体基板１０上に設けられ、かつゲート電極２０、ソース電極２４およびドレイン電極２２と離間する少なくとも一つのフィールドプレート電極３０と、絶縁膜２６中に設けられ、かつフィールドプレート電極３０と半導体基板１０を接続する少なくとも一つのフィールドプレートコンタクト４０と、を備え、平面視でフィールドプレート電極３０は、フィールドプレートコンタクト４０からソース電極２４側またはドレイン電極２２側の少なくとも一方に延伸している。 （もっと読む）

【課題】ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。
【解決手段】第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。 （もっと読む）

【課題】トランジスタのゲートへの電流を防ぐ。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する第１電流抑制部とを備えるトランジスタ回路を提供する。 （もっと読む）

【課題】スイッチング素子のソースおよびドレイン間に還流ダイオードが接続された構造を有する炭化珪素半導体装置を一の炭化珪素基板を用いて提供する。
【解決手段】第１層３４は第１導電型を有する。第２層３５は、第１層３４の一部が露出されるように第１層３４上に設けられ、第２導電型を有する。第１〜第３不純物領域は、第２層３５を貫通して第１層３４に達する。第１および第２不純物領域１１、１２の各々は第１導電型を有する。第３不純物領域１３は、第１および第２不純物領域１１、１２の間に配置され、かつ第２導電型を有する。第１〜第３電極Ｓ１、Ｄ１、Ｇ１は、第１〜第３不純物領域１１〜１３のそれぞれの上に設けられている。ショットキー電極ＳＫは、第１層３４の一部の上に設けられ、第１電極Ｓ１に電気的に接続されている。 （もっと読む）

【課題】オン抵抗が低く高速動作が可能でありノーマリオフ特性を有し、かつ一の基板を用いて構成された炭化珪素半導体装置を提供する。
【解決手段】第１、第２、第４および第５不純物領域１１、１２、２１、２２は第１導電型を有し、第３不純物領域１３は第２導電型を有する。第１〜第３不純物領域１１〜１３は第１導電型の第１層３４に達する。第４および第５不純物領域２１、２２は第２層３５上に設けられている。第１〜第５電極Ｓ１、Ｄ１、Ｇ１、Ｓ２、Ｄ２は第１〜第５不純物領域のそれぞれの上に設けられている。第１および第５電極Ｓ１、Ｄ２の間と、第３および第４電極Ｇ１、Ｓ２の間とは電気的に接続されている。第４および第５不純物領域２１、２２の間を覆うゲート絶縁膜Ｉ２上に第６電極Ｇ２が設けられている。 （もっと読む）

【課題】テラヘルツ波を発生又は検出するテラヘルツ波素子において、単色性が良いテラヘルツ波を効率良く出射する。
【解決手段】テラヘルツ波素子は、基板１０１の上に形成された第１の半導体層１０２と、第１の半導体層１０２の上に形成された第２の半導体層１０４と、第２の半導体層１０４の上に形成されたゲート電極１０６と、第２の半導体層１０４の上にゲート電極１０６を挟んで対向するように形成されたソース電極１０７及びドレイン電極１０８と、第２の半導体層１０４の上におけるゲート電極１０６とソース電極１０７との間及びゲート電極１０６とドレイン電極１０８との間に形成され、複数の金属膜１０９が周期的に配置された周期構造を有する周期金属膜１０９Ａ，１０９Ｂと、ゲート電極１０６及び複数の金属膜１０９の上方に配置された第１のミラー１１１と、基板１０１の下に形成された第２のミラー１１２とを備えている。 （もっと読む）

【課題】印刷可能半導体素子を製造するとともに、印刷可能半導体素子を基板表面上に組み立てるための方法及びデバイスを提供する。
【解決手段】デバイス、デバイス部品は、幅広いフレキシブル電子デバイス及び光電子デバイス並びにデバイスの配列を高分子材料を備える基板上に形成する。伸張形態で良好な性能が得られる伸縮可能な半導体構造及び伸縮可能な電子デバイスを形成する。 （もっと読む）

【課題】装置全体としての長寿命化を図りつつ、装置全体としての小型化を可能とする電動機駆動装置を提供する。
【解決手段】駆動部１２は、横型半導体素子からなる１回路２接点式の切替素子１６，１７を２つ有している。第１の切替素子１６は、コモン端子１６０を電動機１１に接続し、第１の端子１６１および第２の端子１６２を電源部１５に接続する。第２の切替素子１７は、コモン端子１７０を電動機１１に接続し、第１の端子１７１および第２の端子１７２を電源部１５に接続する。制御部１４は、各切替素子１６，１７において、コモン端子１６０，１７０が、第１の端子１６１，１７１および第２の端子１６２，１７２に対して択一的に接続されるように、各切替素子１６，１７を個別に切替制御する。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２と各ドレイン電極１１の長手方向の長さＬ１とが同じ長さである。また、ソース電極１２の長手方向の端１２Ａ,１２Ｂの長手方向の位置は、ドレイン電極１１の長手方向の端１１Ａ,１１Ｂの長手方向の位置と一致している。ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、ドレイン電極１２の長手方向の端１２Ａ,１２Ｂから長手方向と直交する短手方向に伸ばした仮想線Ｍ１,Ｍ２よりも長手方向外方に位置すると共にソース電極１１に隣接する領域の下のＧａＮ系積層体５、およびドレイン電極１２の長手方向の端１２Ａ,１２Ｂに長手方向外側に隣接する領域の下のＧａＮ系積層体５に２次元電子ガスが存在しない２次元電子ガス除去領域３１が形成されている。２次元電子ガス除去領域３１の存在によって、スイッチング時の動的な電界変動によってソース電極１１の端部からドレイン電極１２の端部へ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】 ＪＦＥＴ等のような低ノイズ特性が要求される半導体装置において、発生するノイズを低減すると共に、半導体装置を小さい寸法で製造する。
【解決手段】 半導体装置は、半導体層（１０１）に形成された素子分離（１０２）、第１導電型の不純物層（１０４）、第１導電型のソース領域（１０６）、第１導電型のドレイン領域（１０７）、第２導電型のゲート領域（１０５）、絶縁膜（１０８）を介して形成された制御電極（１０９）を備える。制御電極（１０９）に電圧を印加すると、半導体装置の動作中に制御電極（１０９）の下の不純物層（１０４）に空乏層を発生させることができ、キャリアは絶縁膜（１０８）と不純物層（１０４）の界面から離れて流れる。 （もっと読む）

【課題】トランジスタの占有面積をほとんど増やすことなく、かつ、ＨＢＴとＨＦＥＴとを接続する配線による悪影響を受けないＢｉ−ＨＦＥＴ（半導体装置）を提供する。
【解決手段】基板１０１上に形成されたＨＦＥＴ１６０と、ＨＦＥＴ１６０上に形成されたＨＢＴ１７０とを備え、ＨＦＥＴ１６０は、チャネル層１０２と、コンタクト層１０４とを有し、ＨＢＴ１７０は、ＨＦＥＴ１６０のコンタクト層１０４と接続、又は、一体化されたサブコレクタ層１０７と、コレクタ層１０８と、ベース層１０９と、エミッタ層１１０と、エミッタキャップ層１１１と、エミッタコンタクト層１１２とを有し、コレクタ層１０８、ベース層１０９及びエミッタ層１１０は、メサ形状の構造体であるベースメサ領域８３０を構成し、ゲート電極２０２は、第一のコレクタ電極２０３とベースメサ領域８３０との平面的な間に設けられたリセス領域８２０内に形成されている。 （もっと読む）

【課題】ＯＮ状態とＯＦＦ状態のコントラスト（Ｈｉｇｈ／Ｌｏｗ比）が高く、消費電力が少なく、端子数および配線数が少ない回路を提供する。
【解決手段】半導体回路は、複数個のＮＯＴ回路が縦続接続され、最終段のＮＯＴ回路の出力端子と初段のＮＯＴ回路の入力端子とが接続されている。ＮＯＴ回路は、ゲート１１とソース１３とが一体構造で形成され、ゲート１０が入力端子３に接続され、ドレイン１２が出力端子５に接続され、ゲート１１およびソース１３がグランド端子６に接続されたインプレーンダブルゲートトランジスター１と、ゲート２０，２１およびソース２３が一体構造で形成され、ゲート２０，２１およびソース２３がインプレーンダブルゲートトランジスター１のドレイン１２に接続され、ドレイン２２がバイアス端子４に接続された自己バイアス型インプレーントランジスター２とから構成される。 （もっと読む）