【課題】ＧａＮトランジスタを理想的な還流ダイオードとして動作させ、低損失のスイッチ装置を実現できるようにする。
【解決手段】スイッチ装置は、窒化物半導体素子３０１と、窒化物半導体素子３０１を駆動する駆動部３０２とを備えている。窒化物半導体素子３０１は、第１のオーミック電極、第２のオーミック電極及び第１のゲート電極を有している。駆動部３０２は、第１のゲート電極にバイアス電圧を印加するゲート回路３１１と、第１のゲート電極と第１のオーミック電極との間に接続され、双方向に電流を流すスイッチ素子３１２とを有している。駆動部３０２は、第１のオーミック電極から第２のオーミック電極への電流を通電し且つ第２のオーミック電極から第１のオーミック電極への電流を遮断する動作を行う場合には、スイッチ素子３１２をオン状態とする。 （もっと読む）

【課題】高精度で低コストの電圧検知回路を提供する。
【解決手段】パワーオンリセット回路は、分圧回路１、バイポーラトランジスタＱ１，Ｑ２、抵抗素子Ｒ１，Ｒ２、およびベース電流補償回路１０を備える。分圧回路１の出力電圧ＶＩＮがバンドギャップ電圧ＶＢＧの場合、バイポーラトランジスタＱ１，Ｑ２のコレクタ電流Ｉ１，Ｉ２が一致する。電圧補償回路１０は、電流Ｉ１に基いてバイポーラトランジスタＱ１，Ｑ２のベース電流の和に相当する電流Ｉ６を生成し、その電流Ｉ６をバイポーラトランジスタＱ１，Ｑ２のベースに供給する。したがって、バイポーラトランジスタＱ１，Ｑ２の各々のベース電流が大きい場合でも、高い検出精度が得られる。 （もっと読む）

【課題】従来構造に比べて、レイアウト面積の増加を抑え、保護能力の大幅な低下を招くことなく、保持電圧Ｖｈを電源電圧以上の適正な電圧に制御する。
【解決手段】ＥＳＤ保護素子２１は、スナップバック特性を有するスナップバック特性素子としてのＳＣＲ素子と、このＳＣＲ素子に接続されて、スナップバック開始電圧Ｖｔ１を素子電圧分だけ加算すると共に保持電圧Ｖｈを該素子電圧の２倍高くするための電圧加算素子としてのダイオード１３とを有して、ダイオード１３の素子電圧を調整して、保持電圧Ｖｈを電源電圧Ｖｃｃ以上で被保護素子の耐電圧以下に調整する。 （もっと読む）

【課題】異常な過電圧から内部回路を確実に保護することができる過電圧保護回路を提供する。
【解決手段】過電圧保護回路２Ａは、整流素子Ｄ１０と、互いに並列に接続された第１段から第ｎ段（ｎは２以上の整数）のスイッチング素子ＮＭ_１〜ＮＭ_ｎとを備える。スイッチング素子ＮＭ_１〜ＮＭ_ｎは、整流素子Ｄ１０の出力端からの出力電圧が印加される第１から第ｎの制御端をそれぞれ有する。また、スイッチング素子ＮＭ_１〜ＮＭ_ｎの各々は、第１端子３及び第２端子４にそれぞれ接続された被制御端を有する。整流素子Ｄ１０は、第１端子３から過電圧が入力されたとき、スイッチング素子ＮＭ_１〜ＮＭ_ｎをオン状態にする制御電圧を出力する。 （もっと読む）

【課題】BiFETデバイスに含まれるFETのオン抵抗の悪化を抑制する。
【解決手段】共通基板１上に第1ＳＬ１０及び第２ＳＬ２０積層体が順に形成された半導体装置であって、第2積層体が除去されて残存する第1積層体は、電界効果型トランジスタを構成し、第1積層体上に積層された第2積層体は、電界効果型トランジスタとは異なる素子（バイポーラトランジスタ）を構成し、電界効果型トランジスタを構成する第1積層体は、第1積層体に形成されるリセスの停止位置を規定し、かつInGaPから成るエッチング停止層１０と、リセス内に配置されるゲート電極２５の下方に配置され、かつAlGaAsから成る下部化合物半導体層８と、エッチング停止層１０と下部化合物半導体層８との間に挿入され、エッチング停止層に含まれるリンが下部化合物半導体層まで熱拡散し、下部化合物半導体層を構成する元素と化合することを抑止するスペーサ層９とを含む。 （もっと読む）

【課題】 メモリの動作特性の向上を図る。
【解決手段】実施形態の抵抗変化型メモリは、ビット線ＢＬとワード線ＷＬと、第１エミッタ２１と、第１ベース２３と、第１コレクタ２２とを有する、第１駆動型の第１バイポーラトランジスタ２と、第２エミッタ３１と、第２ベース３３と、第２コレクタ３２とを有する第２駆動型の第２バイポーラトランジスタ３と、第１及び第２端子を有する抵抗変化型メモリ素子１と、を具備し、メモリ素子１の第１端子は第１及び第２エミッタ２１，３１に接続され、メモリ素子１の第２端子は、ビット線ＢＬに接続され、第１及び第２ベース２３，３３はワード線ＷＬに接続される。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】電源制御装置システム（２５）の動作中に、システム（２５）の動作を抑止する方法を提供する。
【解決手段】例えば、負荷（６３）にシステム（２５）の動作を抑止する条件を検出した場合、抑止トランジスタ（３５）をオンにし、出力（４８）を低に引き下げ、キャパシタ（４９）を放電させる。キャパシタ（４９）が初期電圧値より低い値まで放電されると、検出器４０は、トランジスタ（４４）をオンにし、装置（１２）のトランジスタ（１５）をオフにする。その結果、システム（２５）は、出力（２１）から供給される第２出力電流の供給を抑止し、第２出力電流よりはるかに小さい第１出力電流のみを出力（１９）から供給する。制御装置（５１）が動作しないため、システム（２５）から負荷（６３）への電圧供給が停止される。 （もっと読む）

【課題】ＣＭＯＳ回路側の仕様で不純物領域の深さや濃度が制約を受けるような場合でもｈＦＥの向上を可能とする。
【解決手段】１つのバイポーラトランジスタが、横型の主トランジスタ部と、縦型の補助トランジスタ部とから形成されている。横型の主トランジスタ部は、エミッタ領域３１と、ベース領域１４Ｂの表面側部分とコレクタ側部領域１３Ｂとを電流チャネルとして動作する。縦型の補助トランジスタ部は、エミッタ領域３１と、その底面に接するベース領域１４Ｂの深部側部と、コレクタ深部領域１２Ｂとを電流チャネルとして動作する。 （もっと読む）

【課題】抵抗素子を有する半導体装置に関し、印加電圧により抵抗値にバラツ
キが生じない半導体装置を提供することを目的とする。
【解決手段】半導体基板（２）上にバイポーラ素子とともに抵抗素子を形成さ
れる半導体装置（１００）において、抵抗素子は、半導体基板（２）上に形成さ
れ、半導体基板（２）を絶縁する絶縁層（１０１）と、絶縁層（１０１）上に形
成され、抵抗を形成する抵抗層（１０２）とを設ける。 （もっと読む）

【課題】 電源電圧依存性および温度依存性の低い参照電圧発生回路を提供し、もって受信感度の良好な受信回路を実現する。
【解決手段】 受信回路は、ＡＭＩ符号化された一対の信号を増幅する差動増幅回路（１１）と、差動増幅回路の出力と所定の参照電圧とを比較して入力信号の論理レベルを判別する受信データ判定回路（１２）と、前記参照電圧を発生する参照電圧発生回路（１３）とを備え、参照電圧発生回路は電源電圧を基準にした温度依存性の低い参照電圧を発生するように構成した。 （もっと読む）

【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】ＥＳＤ耐量及びノイズ耐性を向上させたＥＳＤ保護素子を提供する。
【解決手段】本発明によるＥＳＤ保護素子は、ＮＰＮバイポーラトランジスタＴｒ１と、一端がパッド１０に接続されたトリガ素子２０とを具備する。ＮＰＮバイポーラトランジスタＴｒ１は、第１ベース拡散層２０４と、パッド１０に接続されたコレクタ拡散層４と、第１ベース拡散層２０４上に形成され、第１配線Ｌ１を介してトリガ素子２０の他端に接続されたトリガタップ１と、第１ベース拡散層２０４上に形成され、第１配線Ｌ１と異なる第２配線Ｌ２を介してＧＮＤに共通接続されたエミッタ拡散層２及び第２ベース拡散層３とを備える。 （もっと読む）

【課題】高周波帯域で動作する半導体装置の特性の低下を抑制しつつ、製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、電界効果型トランジスタと、ヘテロ接合バイポーラトランジスタと、ヘテロ接合バイポーラトランジスタのＧａＡｓベース層７を用いて形成されたベースエピ抵抗素子２８と、電界効果型トランジスタのＩｎＧａＡｓチャネル層４を用いて形成された配線部２６と、配線部２６とベースエピ抵抗素子２８とを絶縁する高抵抗化領域２７と、配線部２６の水平方向の周囲を囲う絶縁性の素子分離領域２４とを含む。また、ベースエピ抵抗素子２８は、半絶縁性ＧａＡｓ基板１の主面に垂直な方向から見て、配線部２６と交差しているベースエピ抵抗素子領域２９を有する。 （もっと読む）

【課題】小型で確実に動作する半導体静電保護装置を提供する。
【解決手段】半導体静電保護装置が、ＥＳＤサージを吸収する第１のパッドと、ＥＳＤサージを放出する第２のパッドと、コレクタが第１のパッドと接続され、ＥＳＤ保護素子としてＥＳＤサージを流すバイポーラトランジスタと、ドレインがバイポーラトランジスタのエミッタと接続されるとともに、ソースが第２のパッドと接続され、ＥＳＤサージを流すＭＯＳトランジスタと、ＭＯＳトランジスタのゲートと第２のパッドとの間に接続される第１の抵抗と、カソードが第１のパッドと接続されるとともに、アノードが第１の抵抗とＭＯＳトランジスタのゲートと接続され、ＥＳＤサージを第１の抵抗に流すことにより、第１の抵抗に発生する電圧によりＭＯＳトランジスタを動作させるツェナーダイオードと、を有する。 （もっと読む）

【課題】安価なＳｉ基板に化合物半導体の結晶薄膜を形成する。
【解決手段】ベース基板と、絶縁層と、Ｓｉ結晶層とをこの順に有する半導体基板であって、Ｓｉ結晶層上に設けられてアニールされたシード結晶と、シード結晶に格子整合または擬格子整合している化合物半導体とを備える半導体基板を提供する。また、サブストレートと、サブストレート上に設けられた絶縁層と、絶縁層上に設けられたＳｉ結晶層と、Ｓｉ結晶層上に設けられてアニールされたシード結晶と、シード結晶に格子整合または擬格子整合している化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】光信号により起動制御が可能な電源回路及び光受信回路を提供する。
【解決手段】半導体基板の上に設けられ、光信号を電気信号に変換する起動回路と、前記半導体基板の上に設けられ、電源投入時に非起動状態であるバイアス回路と、を備え、前記起動回路は、ｐ型半導体領域と、前記ｐ型半導体領域と接して設けられたｎ型半導体領域と、を有し、前記ｐ型半導体領域は、前記バイアス回路と電気的に接続され、前記ｎ型半導体領域は、前記バイアス回路の電源と電気的に接続され、前記バイアス回路は、前記起動回路を流れる電流により起動状態となることを特徴とする電源回路が提供される。 （もっと読む）

【課題】 信号及び電源の統合ＥＳＤ保護デバイスを提供する。
【解決手段】 Ｉ／Ｏ信号パッドに結合された信号パッドＥＳＤとソースＶＤＤに結合された電源ＥＳＤとを含む集積回路を形成するための、集積回路、設計構造体及び方法を提供する。信号パッドＥＳＤと電源ＥＳＤは単一のＥＳＤ構造体に統合される。 （もっと読む）

【課題】高周波信号が伝送される系に接続した場合でも、高周波信号の歪が少ない過電圧保護回路を提供する。
【解決手段】端子ＶＤＤと、ＮＰＮトランジスタＴｒ１のベース端子との間に接続されたダイオードＤ１と、ＮＰＮトランジスタＴｒ１のベース端子と、ＮＰＮトランジスタＴｒ１のエミッタ端子との間に接続されたキャパシタＣ１とを有し、ダイオードＤ１は、規定の電圧以上の電圧が印加されると、トリガ電流信号を発生し、ＮＰＮトランジスタＴｒ１は、前記トリガ電流信号により、コレクタ−エミッタ端子間に第１の電流を流す。 （もっと読む）