【課題】耐圧および電流コラプス抑制性能をさらに向上できる電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタによれば、ゲート絶縁膜２０を、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で作製されたコラプス抑制膜１８と上記コラプス抑制膜１８上に形成されたＳｉＯ_２絶縁膜１７とを有する複層構造とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。 （もっと読む）

【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】 寄生ダイオードを介したリーク電流を抑えること。
【解決手段】 半導体装置１は、ｃ面を表面とする窒化物半導体の半導体層１３と、厚みが減少する厚み減少部１４ａを有する窒化物半導体のｐ型の埋込み層１４と、を備える。埋込み層１４では、厚み減少部１４ａの内部に酸素濃度がピークとなる部分が存在しており、そのピーク部分と厚み減少部１４ａの傾斜面の間のｐ型不純物の濃度が酸素濃度よりも高い部分が存在する。 （もっと読む）

【課題】窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置とその製造方法を提供する。
【解決手段】基板１０のうちＧａＮ層１３に２次元電子ガスが生成される領域が活性層領域４０とされ、基板１０のうち活性層領域４０を除いた領域にイオン注入が施されていることにより活性層領域４０とは電気的に分離された領域が素子分離領域５０とされている。そして、ダイオード６０は素子分離領域５０の層間絶縁膜２０の上に配置されている。このように、基板１０のうちＨＥＭＴが動作する活性層領域４０とは異なる素子分離領域５０を設けているので、１つの基板１０にＧａＮ−ＨＥＭＴとダイオード６０の両方を備えた構造とすることができる。 （もっと読む）

【課題】ＩＩＩ−Ｖ族化合物半導体層を含む半導体素子及びその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族物質を含む半導体素子及びその製造方法に係り、該半導体素子は、溝を含むシリコン基板３０と、溝周囲の基板上に形成されたハードマスク３２と、溝を充填する、ハードマスク上に形成された第１物質層３４と、第１物質層上に形成された上部物質層３６、及び上部物質層上に形成された素子層と、を含み、該第１物質層は、ＩＩＩ−Ｖ族物質層であり、該上部物質層は、第１物質層の一部でもあり、該上部物質層は、第１物質層と同一物質または異なる物質であってもよい。 （もっと読む）

【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。 （もっと読む）

【課題】エピタキシャル層に残存する転位の数を少なくする。
【解決手段】第２エピタキシャル層２００は、第１エピタキシャル層１００上にエピタキシャル成長している。第１エピタキシャル層１００は、エピタキシャル成長層１１０及び欠陥層１２０を有している。欠陥層１２０は、エピタキシャル成長層１１０の上、かつ、第１エピタキシャル層１００の表層に位置している。欠陥層１２０の欠陥密度は、５×１０^１７ｃｍ^−２以上である。欠陥層１２０を突き抜けた欠陥は、第２エピタキシャル層２００の内部でループを形成している。 （もっと読む）

【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された電子走行層３及び電子供給層５と、電子供給層５上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄａと、電子供給層５とゲート電極１１ｇとの間に形成された第１のｐ型半導体層７ａと、ソース電極１１ｓと電子供給層５との間に形成されたｐ型半導体層７と、が設けられている。第２のｐ型半導体層７上のソース電極１１ｓには、第１の金属膜１１ｓａと、第１の金属膜１１ｓａにゲート電極１１ｇ側で接し、第１の金属膜１１ｓａよりも抵抗が大きい第２の金属膜１１ｓｂと、が設けられている。 （もっと読む）

【課題】電子走行層にＦｅが入り込むことを抑制し、半導体層等にクラックの発生が抑制される電界効果型トランジスタを提供する。
【解決手段】基板１１の上に形成された半導体材料に高抵抗となる不純物元素がドープされた高抵抗層１４と、高抵抗層１４の上に形成された多層中間層１５と、多層中間層１５の上に半導体材料により形成された電子走行層１６と、電子走行層の上に半導体材料により形成された電子供給層１７と、を有し、多層中間層１５は、ＧａＮ層とＡｌＮ層とが交互に積層された多層膜により形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に、第１の半導体層１４、第２の半導体層１５及びｐ型の不純物元素が含まれている半導体キャップ層１６を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層２１を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層１７を形成する工程と、前記第３の半導体層の上にゲート電極３１を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】ノーマリオフ動作を実現しながら良好な伝導性能を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された電子走行層３及び電子供給層５と、電子供給層５上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、電子供給層５とゲート電極１１ｇとの間に形成されたｐ型半導体層８と、電子供給層５とｐ型半導体層８との間に形成され、電子供給層５よりもバンドギャップが大きい正孔障壁層６と、が設けられている。 （もっと読む）

【課題】半導体層と電極との間に絶縁膜を介するＭＩＳ構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い半導体装置を得る。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面と接触する挿入金属層４と、挿入金属層４上に形成されたゲート絶縁膜７と、挿入金属層４の上方でゲート絶縁膜７を介して形成されたゲート電極８とを含み構成される。 （もっと読む）

【課題】ドレイン−ソース間のリーク電流が少なく、かつ、ノーマリーオフの半導体装置を提供する。
【解決手段】基板１１の上に形成された不純物元素を含む第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１６と、第２の半導体層１６の上に形成された第３の半導体層１７と、第３の半導体層１７の上に形成されたゲート電極２１、ソース電極２２及びドレイン電極２３と、を有し、第２の半導体層１６において、ゲート電極２１の直下には、第１の半導体層１３と接し、第１の半導体層１３に含まれる不純物元素が拡散している不純物拡散領域１５が形成されており、不純物元素は、不純物拡散領域がｐ型となる元素であることを特徴とする半導体装置。 （もっと読む）

【課題】電流コラプスを抑制しながらノーマリオフ動作を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された化合物半導体積層構造７と、化合物半導体積層構造上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、が設けられている。化合物半導体積層構造７には、電子走行層３と、電子走行層３上方に形成された電子供給層５を含む窒化物半導体層と、が設けられている。窒化物半導体層の表面のＩｎ組成は、平面視でゲート電極１１ｇとソース電極１１ｓとの間に位置する領域及びゲート電極１１ｇとドレイン電極１１ｄとの間に位置する領域において、ゲート電極１１ｇの下方よりも低くなっている。 （もっと読む）

【課題】堆積速度が速く、好ましくは約７００℃以下のような低いプロセス温度を維持し、置換型炭素濃度が高い、ＳｉとＣを含有する選択エピタキシャル層を得る方法を提供する。
【解決手段】基板上にＳｉとＣを含有するエピタキシャル層を形成する方法であって、単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも一つの第二表面とを含む基板をプロセスチャンバ内に配置するステップと、プロセスチャンバ内の圧力を少なくとも３００トールに維持しつつ、該基板をシリコン源と、炭素源と、リン源にさらして、該基板の少なくとも一部にリンがドープされたＳｉ：Ｃエピタキシャル膜を形成するステップと、７００℃以下のプロセスチャンバ内の温度の下で、ＨＣｌを含むエッチングガスに該基板をさらすことにより該基板を更に処理するステップと、を含む。 （もっと読む）