半導体装置の製造方法及び半導体装置
【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に、第１の半導体層１４、第２の半導体層１５及びｐ型の不純物元素が含まれている半導体キャップ層１６を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層２１を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層１７を形成する工程と、前記第３の半導体層の上にゲート電極３１を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。
【解決手段】基板１１の上に、第１の半導体層１４、第２の半導体層１５及びｐ型の不純物元素が含まれている半導体キャップ層１６を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層２１を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層１７を形成する工程と、前記第３の半導体層の上にゲート電極３１を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
このような窒化物半導体を用いたＨＥＭＴは、基板上に、ＡｌＧａＮ／ＧａＮ（窒化アルミニウムガリウム／窒化ガリウム）へテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板は、サファイア、ＳｉＣ（シリコンカーバイド）、ＧａＮ（窒化ガリウム）、Ｓｉ（シリコン）等により形成されたものが用いられている。
【０００４】
窒化物半導体の一種であるＧａＮは、高い飽和電子速度や広いバンドギャップを有しており、高い耐圧特性を得ることができ、優れた電気的特性を有している。また、ＧａＮは、ｃ軸に平行な［０００１］方向に極性を有している（ウルツ鉱型）。よって、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成した場合には、ＡｌＧａＮとＧａＮとの格子定数の違いによる格子歪みにより、ピエゾ分極が誘起され、ＧａＮ層における界面近傍には高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。
【０００５】
具体的に、図１に基づき、従来からあるＨＥＭＴの一例について説明する。この構造のＨＥＭＴは、基板９１１上に、ＡｌＮバッファ層９１２、ｉ−ＡｌＧａＮバッファ層９１３、電子走行層９１４、電子供給層９１５が形成され、電子供給層９１５の上には、ゲート電極９２１、ソース電極９２２、ドレイン電極９２３が形成されている。このような構造により、電子走行層９１４において、電子走行層９１４を形成しているｉ−ＧａＮと電子供給層９１５を形成しているｉ−ＡｌＧａＮとの界面近傍には、２ＤＥＧ９１４ａが発生する。
【０００６】
ところで、安全性の観点から等から、高出力・高効率増幅器、大電力スイッチングデバイス等のパワーデバイスにおいては、ゼロバイアスの際には、流れる電流を遮断することのできるノーマリーオフ特性が不可欠である。しかしながら、図１に示される従来の構造のＨＥＭＴでは、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する２ＤＥＧにおける電子が高濃度であるため、流れる電流を遮断するためには、ゲート電極９２１に負バイアスを印加する必要がある。よって、ＧａＮを用いたデバイスはＳｉを用いたデバイスの限界を超える低オン抵抗を実現することはできるものの、パワーデバイスとしてインバータ等に用いることは困難であった。
【０００７】
このため、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ノーマリーオフにするためには、ゲート電極９２１直下における２ＤＥＧ９１４ａの電子を減少させて、閾値電圧を正側にシフトさせる必要がある。閾値電圧を正側にシフトさせる方法としては、ＡｌＧａＮの薄膜化やＡｌ組成を低減させることにより、分極効果による２ＤＥＧの電子の発生を抑制する方法が考えられる。しかしながら、これらの方法では、２ＤＥＧにおける電子の減少に伴い、オン抵抗が増大してしまうという問題点を有している。
【０００８】
また、オン抵抗を増大させることなく、ノーマリーオフにする方法としては、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ゲート電極直下にｐ−ＧａＮ層を積層した構造が開示されている（例えば、特許文献２）。この構造においては、ゲート電極直下におけるｐ−ＧａＮ層よりホールが注入され、電子走行層における２ＤＥＧにおける電子の濃度を減少させることができる。これにより、閾値電圧を正側にシフトさせることができ、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２００８−９８４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、ｐ−ＧａＮ層が形成されているＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、オン抵抗を増加させることなく、ノーマリーオフにするためには、ゲート電極直下においてホールを多数発生させることが重要となる。通常、ｐ−ＧａＮ層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、ＭｇをドープしたＧａＮ層により形成されるが、ＧａＮ層の内部におけるＭｇは水素と結合しており、成長直後の状態では電気的に活性しておらず、ホールを発生しない。このため、窒素雰囲気中で熱処理を行なうことにより、ＧａＮ層より水素を脱離させ、Ｍｇを活性化させｐ型にする方法が一般的に行なわれている。しかしながら、ＭｇをドープしたＧａＮ層において、ゲート電極直下の領域のみを活性化させ、それ以外の領域を活性化させないように形成しようとしても、活性化された領域と活性化されていない領域との境界が、熱処理条件等により変動する可能性がある。従って、製造されるＨＥＭＴの歩留りの低下や、均一性の低下を招くおそれがある。特に、ノーマリーオフを確実にするためＭｇをドープしたＧａＮ層の厚さを厚く形成した場合には、この傾向が顕著になるものと推察される。
【００１１】
また、ＧａＮの結晶構造は六方晶ウルツ鉱構造であり、ｃ軸方向の反転対称性を欠くため自発分極を示し、結晶が歪むとさらにピエゾ分極が生じる特徴を有しており、これにより内部に内部電界が生じる。この内部電界は不純物元素をドーピングすることにより生じる電界よりも強いことが知られている。通常、ＧａＮ層における表面は、Ｇａ面となり、Ｇａ安定化面成長においては、表面側のピエゾ電荷が負、奥側のピエゾ電荷が正となるため、内部電界により表面方向には水素（プロトン）が抜けにくい。これにより、Ｍｇの活性化率は低くなり、ホールが発生しにくく、ノーマリーオフにすることが困難となる。
【００１２】
従って、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、均一性が高く、オン抵抗を増加させることなく、ノーマリーオフにすることのできる半導体装置の製造方法及び半導体装置が求められている。
【課題を解決するための手段】
【００１３】
本実施の形態の一観点によれば、基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
【００１４】
また、本実施の形態の他の一観点によれば、基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
【００１５】
また、本実施の形態の他の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、前記第３の半導体層の上に形成された前記ゲート電極と、前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、前記第３の半導体層は、ｐ型であることを特徴とする。
【発明の効果】
【００１６】
開示の半導体装置の製造方法及び半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、高い均一性で、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【図面の簡単な説明】
【００１７】
【図１】従来のＧａＮを用いたＨＥＭＴの構造図
【図２】第１の実施の形態における半導体装置の構造図
【図３】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図５】第１の実施の形態における半導体装置のゲート電圧とドレイン電流の特性図
【図６】第１の実施の形態における他の半導体装置の構造図
【図７】第２の実施の形態における半導体装置の構造図
【図８】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図９】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１０】第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１１】第３の実施の形態における電源装置の回路図
【図１２】第３の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１８】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１９】
〔第１の実施の形態〕
（半導体装置）
図２に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５、半導体キャップ層である下部ＭｇドープＧａＮ層１６が順次形成されている。尚、半導体キャップ層である下部ＭｇドープＧａＮ層１６は、ｐ型の不純物材料がドープされた窒化物半導体層である。ゲート電極３１の直下における下部ＭｇドープＧａＮ層１６の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層である上部ＭｇドープＧａＮ層１７が形成されている。また、下部ＭｇドープＧａＮ層１６上において、上部ＭｇドープＧａＮ層１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、下部ＭｇドープＧａＮ層１６と接するように形成されている。
【００２０】
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は、酸化物や窒化物等を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤ（Atomic Layer Deposition）により形成された酸化アルミニウム等の絶縁体により形成されている。
【００２１】
本実施の形態では、半導体キャップ層となる下部ＭｇドープＧａＮ層１６には、ｐ型領域となるｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとが形成されており、ｐ−ＧａＮ領域１６ａはゲート電極３１の直下となる位置に形成されている。よって、ゲート電極３１の直下を除く領域においては高抵抗領域１６ｂが形成される。尚、ｐ−ＧａＮ領域１６ａでは不純物元素であるＭｇが活性化しｐ型となっており、高抵抗領域１６ｂではＭｇは水素と結合しており活性化してはいないためｐ−ＧａＮ領域１６ａよりも高抵抗となっている。第３の半導体層となる上部ＭｇドープＧａＮ層１７は、下部ＭｇドープＧａＮ層１６におけるｐ−ＧａＮ領域１６ａの上に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。このため、下部ＭｇドープＧａＮ層１６においては、ｐ−ＧａＮ領域１６ａよりも高抵抗領域１６ｂの方が水素の密度が高い。
【００２２】
これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍に形成される２ＤＥＧ１４ａでは、高抵抗領域１６ｂの直下における電子の密度を低下させることなく、ｐ−ＧａＮ領域１６ａの直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態においては、ゲート電極３１の直下においては、ｐ−ＧａＮ領域１６ａと上部ＭｇドープＧａＮ層１７が、高抵抗領域１６ｂと比べて厚く形成されている。よって、より一層ゲート電極３１の直下における２ＤＥＧの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
【００２３】
尚、本実施の形態において、ｐ−ＧａＮ領域１６ａ等の直下とは、電子供給層１５等を介した下の領域も含むものであり、ゲート電極３１の直下とは、ｐ−ＧａＮ領域１６ａ及び電子供給層１５等を介した下の領域も含むものである。
【００２４】
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図３〜図４に基づき説明する。
【００２５】
最初に、図３（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５及び下部ＭｇドープＧａＮ層１６の窒化物半導体層をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されており、下部ＭｇドープＧａＮ層１６は膜厚が約３ｎｍとなるように形成されている。
【００２６】
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００２７】
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
【００２８】
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
【００２９】
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
【００３０】
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
【００３１】
下部ＭｇドープＧａＮ層１６は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるように不純物元素としてＭｇがドープされたＧａＮにより形成されている。本実施の形態においては、下部ＭｇドープＧａＮ層１６には、不純物濃度が、１×１０１９ｃｍ−３となるように不純物元素としてＭｇがドープされている。尚、成膜直後における下部ＭｇドープＧａＮ層１６は、膜中に水素を含んでおり、この水素とＭｇとが結合しており、Ｍｇの活性化はされてはおらず、高抵抗になっている。
【００３２】
次に、図３（ｂ）に示すように、下部ＭｇドープＧａＮ層１６の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、下部ＭｇドープＧａＮ層１６の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
【００３３】
次に、図３（ｃ）に示すように、窒素雰囲気中において、４００℃〜１０００℃に加熱することにより熱処理を行なう。これにより、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されていない開口部２１ａが形成されている領域では、下部ＭｇドープＧａＮ層１６に含まれていた水素成分が放出され活性化されｐ型となり、ｐ−ＧａＮ領域１６ａが形成される。尚、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されている領域では、誘電体層２１により水素の放出が阻まれ、下部ＭｇドープＧａＮ層１６より水素が脱離しない。よって、ＭｇとＨの結合が維持されており、Ｍｇの活性化はなされず、高抵抗領域１６ｂとなる。本実施の形態では、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、結晶歪みが小さく、内部電界も小さい。よって、誘電体層２１の開口部２１ａより、開口部２１ａが形成されている領域における下部ＭｇドープＧａＮ層１６に含まれる水素を効果的に脱離させることができる。また、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、開口部２１ａが形成されている領域においてのみ下部ＭｇドープＧａＮ層１６に含まれる水素を脱離させることができる。よって、ｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとの境界を所定の位置に再現性よく形成することができる。このような観点から、下部ＭｇドープＧａＮ層１６の厚さは、３ｎｍ以上、１０ｎｍ以下であることが好ましい。このようにして、下部ＭｇドープＧａＮ層１６において、誘電体層２１が形成されていない領域にはｐ−ＧａＮ領域１６ａが形成され、誘電体層２１が形成されていない領域には高抵抗領域１６ｂが形成される。本実施の形態では、この熱処理は、誘電体層２１が形成されたものをＭＯＶＰＥ装置に入れ、ＭＯＶＰＥ装置のチャンバー内を窒素雰囲気にして加熱することにより行なう。
【００３４】
次に、図４（ａ）に示すように、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上に、上部ＭｇドープＧａＮ層１７を形成する。具体的には、上部ＭｇドープＧａＮ層１７は、ＭＯＶＰＥによるエピタキシャル成長により選択的に形成されるため、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上にのみ上部ＭｇドープＧａＮ層１７を形成することができる。尚、上部ＭｇドープＧａＮ層１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
【００３５】
この後、窒素雰囲気中で熱処理を行なうことにより、上部ＭｇドープＧａＮ層１７の内部の水素を脱離させ、上部ＭｇドープＧａＮ層１７を活性化させてｐ型にする。上部ＭｇドープＧａＮ層１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よくより多くの水素を脱離させることができる。
【００３６】
このように形成される上部ＭｇドープＧａＮ層１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態では、膜厚が約５０ｎｍとなるように形成されている。上部ＭｇドープＧａＮ層１７は、より多くのホールを供給することができるよう厚く形成されていることが好ましく、下部ＭｇドープＧａＮ層１６よりも厚く形成されていることが好ましい。本実施の形態では、熱処理と上部ＭｇドープＧａＮ層１７の成膜をＭＯＶＰＥ装置の同一のチャンバー内で連続して行なうことができるため、上部ＭｇドープＧａＮ層１７が成長するｐ−ＧａＮ領域１６ａ上において、ゴミ等が付着することを防ぐことができる。
【００３７】
次に、図４（ｂ）に示すように、上部ＭｇドープＧａＮ層１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
【００３８】
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、上部ＭｇドープＧａＮ層１７及び下部ＭｇドープＧａＮ層１６のｐ−ＧａＮ領域１６ａは活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域において、２ＧＥＤ１４ａにおける電子を消失させることができ、図５に示されるように、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。尚、図５において、図１に示す構造ＨＥＭＴの特性を線５Ａで示し、本実施の形態における図２に示す構造のＨＥＭＴの特性を線５Ｂで示す。
【００３９】
本実施の形態においては、下部ＭｇドープＧａＮ層１６の高抵抗領域１６ｂは高抵抗化されており、高抵抗領域１６ｂの直下においては２ＤＥＧ１４ａの電子が減少することはなく、オン抵抗が増加することはない。また、ｐ型となる上部ＭｇドープＧａＮ層１７及びｐ−ＧａＮ領域１６ａと高抵抗化されている高抵抗領域１６ｂとは、膜厚も異なり、境界も明確である。従って、本実施の形態における半導体装置は、均一性が高く、また、歩留りも高い。
【００４０】
尚、図３（ｃ）に示す熱処理は、下部ＭｇドープＧａＮ層１６が薄い場合は、ホールの供給量の違いがあまりないため、熱処理を行なわなくとも同等に近い半導体装置を得ることが可能である。
【００４１】
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、図６に示すように絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図４（ａ）に示される構造のものを作製した後、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
【００４２】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態について説明する。図７に示されるように、本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５が順次形成されている。ゲート電極３１の直下における電子供給層１５の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層であるＭｇドープＧａＮ層１１７が形成されている。また、電子供給層１５上において、ＭｇドープＧａＮ層１１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、電子供給層１５と接するように形成されている。
【００４３】
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は酸化物や窒化物を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤにより形成された酸化アルミニウム等の絶縁体により形成されている。
【００４４】
本実施の形態では、第３の半導体層となるＭｇドープＧａＮ層１１７は、ゲート電極３１の直下となる領域に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍には、２ＤＥＧ１４ａが形成されるが、ＭｇドープＧａＮ層１１７が形成されている領域の下においてのみ電子を消失させることができる。即ち、２ＤＥＧ１４ａにおいて、ＭｇドープＧａＮ層１１７が形成されていない領域の直下における電子の密度を低下させることなく、ＭｇドープＧａＮ層１１７が形成されている領域の直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【００４５】
本実施の形態における半導体装置においては、ゲート電極３１の直下には、ｐ型となるＭｇドープＧａＮ層１１７が形成されており、ゲート電極３１を除く領域には、誘電体層２１は形成されているものの、ｐ型となる領域は形成されていない。よって、より一層ゲート電極３１の直下における２ＤＥＧ１４ａの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
【００４６】
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図８〜図９に基づき説明する。
【００４７】
最初に、図８（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されている。
【００４８】
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００４９】
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
【００５０】
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
【００５１】
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
【００５２】
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
【００５３】
次に、図８（ｂ）に示すように、電子供給層１５の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、電子供給層１５の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
【００５４】
次に、図８（ｃ）に示すように、誘電体層２１の開口部２１ａにおいて電子供給層１５が露出している領域上に、ＭｇドープＧａＮ層１１７を形成する。具体的には、ＭｇドープＧａＮ層１１７は、ＭＯＶＰＥによりエピタキシャル成長により選択的に形成されるため、誘電体層２１の開口部２１ａが形成されている電子供給層１５が露出している領域上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、電子供給層１５が露出している領域上においてのみＭｇドープＧａＮ層１１７を形成することができる。尚、ＭｇドープＧａＮ層１１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
【００５５】
この後、窒素雰囲気中で熱処理を行なうことにより、ＭｇドープＧａＮ層１１７の内部の水素を脱離させ、ＭｇドープＧａＮ層１１７を活性化させてｐ型にする。ＭｇドープＧａＮ層１１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よく、より多くの水素を脱離させることができる。尚、ＭｇドープＧａＮ層１１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態においては、ＭｇドープＧａＮ層１１７は、膜厚が約５０ｎｍとなるように形成されている。
【００５６】
次に、図９に示すように、ＭｇドープＧａＮ層１１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
【００５７】
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、ＭｇドープＧａＮ層１１７は活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域におおいて、２ＧＥＤ１４ａにおける電子を消失させることができ、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。また、ゲート電極３１の直下を除く領域には、ＭｇドープＧａＮ層１１７は形成されていないため、この領域の直下においては２ＤＥＧ１４ａの電子が減少することはないため、オン抵抗が増加することはない。本実施の形態における半導体装置においては、ゲート電極３１の直下において、ｐ型となるＭｇドープＧａＮ層１１７が形成されている領域が形成されている。よって、ｐ型となるＭｇドープＧａＮ層１１７が形成されていない領域の境界は明確であり、製造される半導体装置の均一性が高く、また、歩留りも高い。
【００５８】
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図８（ｃ）に示すものを作製した後、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
【００５９】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６０】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００６１】
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１０に基づき説明する。尚、図１０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
【００６２】
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態における半導体装置に相当するものである。
【００６３】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極３３と接続されている。
【００６４】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００６５】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
【００６６】
最初に、図１１に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１１に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１１に示す例では３つ）４６８を備えている。図１１に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００６７】
次に、図１２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１２に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１２に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００６８】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００６９】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記４）
前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）
前記ｐ型の不純物元素は、Ｍｇであることを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記第２の半導体層または前記半導体キャップ層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された半導体キャップ層と、
前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
（付記１０）
前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記半導体キャップ層において、前記高抵抗領域における水素の濃度は、前記ｐ型領域における水素の濃度よりも高いことを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層、前記第２の半導体層、前記半導体キャップ層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記９から１１のいずれかに記載の半導体装置。
（付記１３）
前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする付記９から１２のいずれかに記載の半導体装置。
（付記１４）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第２の半導体層の上において、前記第３の半導体層が形成されている領域を除く領域に形成された誘電体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、ｐ型であることを特徴とする半導体装置。
（付記１５）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記誘電体層は、ＳｉＯ２またはＳｉＮを含む材料により形成されていることを特徴とする付記９から１５のいずれかに記載の半導体装置。
（付記１７）
前記ｐ型不純物元素は、Ｍｇであることを特徴とする付記９から１６のいずれかに記載の半導体装置。
（付記１８）
前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記９から１７のいずれかに記載の半導体装置。
（付記１９）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００７０】
１１ 基板
１２ 第１のバッファ層
１３ 第２のバッファ層
１４ 電子走行層（第１の半導体層）
１４ａ ２ＤＥＧ
１５ 電子供給層（第２の半導体層）
１６ 下部ＭｇドープＧａＮ層（半導体キャップ層）
１６ａ ｐ−ＧａＮ領域（ｐ型領域）
１６ｂ 高抵抗領域
１７ 上部ＭｇドープＧａＮ層（第３の半導体層）
２１ 誘電体層
２１ａ 開口部
２２ 絶縁膜
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
このような窒化物半導体を用いたＨＥＭＴは、基板上に、ＡｌＧａＮ／ＧａＮ（窒化アルミニウムガリウム／窒化ガリウム）へテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板は、サファイア、ＳｉＣ（シリコンカーバイド）、ＧａＮ（窒化ガリウム）、Ｓｉ（シリコン）等により形成されたものが用いられている。
【０００４】
窒化物半導体の一種であるＧａＮは、高い飽和電子速度や広いバンドギャップを有しており、高い耐圧特性を得ることができ、優れた電気的特性を有している。また、ＧａＮは、ｃ軸に平行な［０００１］方向に極性を有している（ウルツ鉱型）。よって、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成した場合には、ＡｌＧａＮとＧａＮとの格子定数の違いによる格子歪みにより、ピエゾ分極が誘起され、ＧａＮ層における界面近傍には高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。
【０００５】
具体的に、図１に基づき、従来からあるＨＥＭＴの一例について説明する。この構造のＨＥＭＴは、基板９１１上に、ＡｌＮバッファ層９１２、ｉ−ＡｌＧａＮバッファ層９１３、電子走行層９１４、電子供給層９１５が形成され、電子供給層９１５の上には、ゲート電極９２１、ソース電極９２２、ドレイン電極９２３が形成されている。このような構造により、電子走行層９１４において、電子走行層９１４を形成しているｉ−ＧａＮと電子供給層９１５を形成しているｉ−ＡｌＧａＮとの界面近傍には、２ＤＥＧ９１４ａが発生する。
【０００６】
ところで、安全性の観点から等から、高出力・高効率増幅器、大電力スイッチングデバイス等のパワーデバイスにおいては、ゼロバイアスの際には、流れる電流を遮断することのできるノーマリーオフ特性が不可欠である。しかしながら、図１に示される従来の構造のＨＥＭＴでは、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する２ＤＥＧにおける電子が高濃度であるため、流れる電流を遮断するためには、ゲート電極９２１に負バイアスを印加する必要がある。よって、ＧａＮを用いたデバイスはＳｉを用いたデバイスの限界を超える低オン抵抗を実現することはできるものの、パワーデバイスとしてインバータ等に用いることは困難であった。
【０００７】
このため、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ノーマリーオフにするためには、ゲート電極９２１直下における２ＤＥＧ９１４ａの電子を減少させて、閾値電圧を正側にシフトさせる必要がある。閾値電圧を正側にシフトさせる方法としては、ＡｌＧａＮの薄膜化やＡｌ組成を低減させることにより、分極効果による２ＤＥＧの電子の発生を抑制する方法が考えられる。しかしながら、これらの方法では、２ＤＥＧにおける電子の減少に伴い、オン抵抗が増大してしまうという問題点を有している。
【０００８】
また、オン抵抗を増大させることなく、ノーマリーオフにする方法としては、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ゲート電極直下にｐ−ＧａＮ層を積層した構造が開示されている（例えば、特許文献２）。この構造においては、ゲート電極直下におけるｐ−ＧａＮ層よりホールが注入され、電子走行層における２ＤＥＧにおける電子の濃度を減少させることができる。これにより、閾値電圧を正側にシフトさせることができ、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２００８−９８４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、ｐ−ＧａＮ層が形成されているＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、オン抵抗を増加させることなく、ノーマリーオフにするためには、ゲート電極直下においてホールを多数発生させることが重要となる。通常、ｐ−ＧａＮ層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、ＭｇをドープしたＧａＮ層により形成されるが、ＧａＮ層の内部におけるＭｇは水素と結合しており、成長直後の状態では電気的に活性しておらず、ホールを発生しない。このため、窒素雰囲気中で熱処理を行なうことにより、ＧａＮ層より水素を脱離させ、Ｍｇを活性化させｐ型にする方法が一般的に行なわれている。しかしながら、ＭｇをドープしたＧａＮ層において、ゲート電極直下の領域のみを活性化させ、それ以外の領域を活性化させないように形成しようとしても、活性化された領域と活性化されていない領域との境界が、熱処理条件等により変動する可能性がある。従って、製造されるＨＥＭＴの歩留りの低下や、均一性の低下を招くおそれがある。特に、ノーマリーオフを確実にするためＭｇをドープしたＧａＮ層の厚さを厚く形成した場合には、この傾向が顕著になるものと推察される。
【００１１】
また、ＧａＮの結晶構造は六方晶ウルツ鉱構造であり、ｃ軸方向の反転対称性を欠くため自発分極を示し、結晶が歪むとさらにピエゾ分極が生じる特徴を有しており、これにより内部に内部電界が生じる。この内部電界は不純物元素をドーピングすることにより生じる電界よりも強いことが知られている。通常、ＧａＮ層における表面は、Ｇａ面となり、Ｇａ安定化面成長においては、表面側のピエゾ電荷が負、奥側のピエゾ電荷が正となるため、内部電界により表面方向には水素（プロトン）が抜けにくい。これにより、Ｍｇの活性化率は低くなり、ホールが発生しにくく、ノーマリーオフにすることが困難となる。
【００１２】
従って、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、均一性が高く、オン抵抗を増加させることなく、ノーマリーオフにすることのできる半導体装置の製造方法及び半導体装置が求められている。
【課題を解決するための手段】
【００１３】
本実施の形態の一観点によれば、基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
【００１４】
また、本実施の形態の他の一観点によれば、基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
【００１５】
また、本実施の形態の他の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、前記第３の半導体層の上に形成された前記ゲート電極と、前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、前記第３の半導体層は、ｐ型であることを特徴とする。
【発明の効果】
【００１６】
開示の半導体装置の製造方法及び半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、高い均一性で、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【図面の簡単な説明】
【００１７】
【図１】従来のＧａＮを用いたＨＥＭＴの構造図
【図２】第１の実施の形態における半導体装置の構造図
【図３】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図５】第１の実施の形態における半導体装置のゲート電圧とドレイン電流の特性図
【図６】第１の実施の形態における他の半導体装置の構造図
【図７】第２の実施の形態における半導体装置の構造図
【図８】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図９】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１０】第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１１】第３の実施の形態における電源装置の回路図
【図１２】第３の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１８】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１９】
〔第１の実施の形態〕
（半導体装置）
図２に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５、半導体キャップ層である下部ＭｇドープＧａＮ層１６が順次形成されている。尚、半導体キャップ層である下部ＭｇドープＧａＮ層１６は、ｐ型の不純物材料がドープされた窒化物半導体層である。ゲート電極３１の直下における下部ＭｇドープＧａＮ層１６の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層である上部ＭｇドープＧａＮ層１７が形成されている。また、下部ＭｇドープＧａＮ層１６上において、上部ＭｇドープＧａＮ層１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、下部ＭｇドープＧａＮ層１６と接するように形成されている。
【００２０】
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は、酸化物や窒化物等を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤ（Atomic Layer Deposition）により形成された酸化アルミニウム等の絶縁体により形成されている。
【００２１】
本実施の形態では、半導体キャップ層となる下部ＭｇドープＧａＮ層１６には、ｐ型領域となるｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとが形成されており、ｐ−ＧａＮ領域１６ａはゲート電極３１の直下となる位置に形成されている。よって、ゲート電極３１の直下を除く領域においては高抵抗領域１６ｂが形成される。尚、ｐ−ＧａＮ領域１６ａでは不純物元素であるＭｇが活性化しｐ型となっており、高抵抗領域１６ｂではＭｇは水素と結合しており活性化してはいないためｐ−ＧａＮ領域１６ａよりも高抵抗となっている。第３の半導体層となる上部ＭｇドープＧａＮ層１７は、下部ＭｇドープＧａＮ層１６におけるｐ−ＧａＮ領域１６ａの上に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。このため、下部ＭｇドープＧａＮ層１６においては、ｐ−ＧａＮ領域１６ａよりも高抵抗領域１６ｂの方が水素の密度が高い。
【００２２】
これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍に形成される２ＤＥＧ１４ａでは、高抵抗領域１６ｂの直下における電子の密度を低下させることなく、ｐ−ＧａＮ領域１６ａの直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態においては、ゲート電極３１の直下においては、ｐ−ＧａＮ領域１６ａと上部ＭｇドープＧａＮ層１７が、高抵抗領域１６ｂと比べて厚く形成されている。よって、より一層ゲート電極３１の直下における２ＤＥＧの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
【００２３】
尚、本実施の形態において、ｐ−ＧａＮ領域１６ａ等の直下とは、電子供給層１５等を介した下の領域も含むものであり、ゲート電極３１の直下とは、ｐ−ＧａＮ領域１６ａ及び電子供給層１５等を介した下の領域も含むものである。
【００２４】
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図３〜図４に基づき説明する。
【００２５】
最初に、図３（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５及び下部ＭｇドープＧａＮ層１６の窒化物半導体層をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されており、下部ＭｇドープＧａＮ層１６は膜厚が約３ｎｍとなるように形成されている。
【００２６】
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００２７】
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
【００２８】
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
【００２９】
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
【００３０】
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
【００３１】
下部ＭｇドープＧａＮ層１６は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるように不純物元素としてＭｇがドープされたＧａＮにより形成されている。本実施の形態においては、下部ＭｇドープＧａＮ層１６には、不純物濃度が、１×１０１９ｃｍ−３となるように不純物元素としてＭｇがドープされている。尚、成膜直後における下部ＭｇドープＧａＮ層１６は、膜中に水素を含んでおり、この水素とＭｇとが結合しており、Ｍｇの活性化はされてはおらず、高抵抗になっている。
【００３２】
次に、図３（ｂ）に示すように、下部ＭｇドープＧａＮ層１６の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、下部ＭｇドープＧａＮ層１６の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
【００３３】
次に、図３（ｃ）に示すように、窒素雰囲気中において、４００℃〜１０００℃に加熱することにより熱処理を行なう。これにより、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されていない開口部２１ａが形成されている領域では、下部ＭｇドープＧａＮ層１６に含まれていた水素成分が放出され活性化されｐ型となり、ｐ−ＧａＮ領域１６ａが形成される。尚、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されている領域では、誘電体層２１により水素の放出が阻まれ、下部ＭｇドープＧａＮ層１６より水素が脱離しない。よって、ＭｇとＨの結合が維持されており、Ｍｇの活性化はなされず、高抵抗領域１６ｂとなる。本実施の形態では、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、結晶歪みが小さく、内部電界も小さい。よって、誘電体層２１の開口部２１ａより、開口部２１ａが形成されている領域における下部ＭｇドープＧａＮ層１６に含まれる水素を効果的に脱離させることができる。また、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、開口部２１ａが形成されている領域においてのみ下部ＭｇドープＧａＮ層１６に含まれる水素を脱離させることができる。よって、ｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとの境界を所定の位置に再現性よく形成することができる。このような観点から、下部ＭｇドープＧａＮ層１６の厚さは、３ｎｍ以上、１０ｎｍ以下であることが好ましい。このようにして、下部ＭｇドープＧａＮ層１６において、誘電体層２１が形成されていない領域にはｐ−ＧａＮ領域１６ａが形成され、誘電体層２１が形成されていない領域には高抵抗領域１６ｂが形成される。本実施の形態では、この熱処理は、誘電体層２１が形成されたものをＭＯＶＰＥ装置に入れ、ＭＯＶＰＥ装置のチャンバー内を窒素雰囲気にして加熱することにより行なう。
【００３４】
次に、図４（ａ）に示すように、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上に、上部ＭｇドープＧａＮ層１７を形成する。具体的には、上部ＭｇドープＧａＮ層１７は、ＭＯＶＰＥによるエピタキシャル成長により選択的に形成されるため、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上にのみ上部ＭｇドープＧａＮ層１７を形成することができる。尚、上部ＭｇドープＧａＮ層１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
【００３５】
この後、窒素雰囲気中で熱処理を行なうことにより、上部ＭｇドープＧａＮ層１７の内部の水素を脱離させ、上部ＭｇドープＧａＮ層１７を活性化させてｐ型にする。上部ＭｇドープＧａＮ層１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よくより多くの水素を脱離させることができる。
【００３６】
このように形成される上部ＭｇドープＧａＮ層１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態では、膜厚が約５０ｎｍとなるように形成されている。上部ＭｇドープＧａＮ層１７は、より多くのホールを供給することができるよう厚く形成されていることが好ましく、下部ＭｇドープＧａＮ層１６よりも厚く形成されていることが好ましい。本実施の形態では、熱処理と上部ＭｇドープＧａＮ層１７の成膜をＭＯＶＰＥ装置の同一のチャンバー内で連続して行なうことができるため、上部ＭｇドープＧａＮ層１７が成長するｐ−ＧａＮ領域１６ａ上において、ゴミ等が付着することを防ぐことができる。
【００３７】
次に、図４（ｂ）に示すように、上部ＭｇドープＧａＮ層１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
【００３８】
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、上部ＭｇドープＧａＮ層１７及び下部ＭｇドープＧａＮ層１６のｐ−ＧａＮ領域１６ａは活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域において、２ＧＥＤ１４ａにおける電子を消失させることができ、図５に示されるように、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。尚、図５において、図１に示す構造ＨＥＭＴの特性を線５Ａで示し、本実施の形態における図２に示す構造のＨＥＭＴの特性を線５Ｂで示す。
【００３９】
本実施の形態においては、下部ＭｇドープＧａＮ層１６の高抵抗領域１６ｂは高抵抗化されており、高抵抗領域１６ｂの直下においては２ＤＥＧ１４ａの電子が減少することはなく、オン抵抗が増加することはない。また、ｐ型となる上部ＭｇドープＧａＮ層１７及びｐ−ＧａＮ領域１６ａと高抵抗化されている高抵抗領域１６ｂとは、膜厚も異なり、境界も明確である。従って、本実施の形態における半導体装置は、均一性が高く、また、歩留りも高い。
【００４０】
尚、図３（ｃ）に示す熱処理は、下部ＭｇドープＧａＮ層１６が薄い場合は、ホールの供給量の違いがあまりないため、熱処理を行なわなくとも同等に近い半導体装置を得ることが可能である。
【００４１】
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、図６に示すように絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図４（ａ）に示される構造のものを作製した後、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
【００４２】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態について説明する。図７に示されるように、本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５が順次形成されている。ゲート電極３１の直下における電子供給層１５の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層であるＭｇドープＧａＮ層１１７が形成されている。また、電子供給層１５上において、ＭｇドープＧａＮ層１１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、電子供給層１５と接するように形成されている。
【００４３】
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は酸化物や窒化物を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤにより形成された酸化アルミニウム等の絶縁体により形成されている。
【００４４】
本実施の形態では、第３の半導体層となるＭｇドープＧａＮ層１１７は、ゲート電極３１の直下となる領域に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍には、２ＤＥＧ１４ａが形成されるが、ＭｇドープＧａＮ層１１７が形成されている領域の下においてのみ電子を消失させることができる。即ち、２ＤＥＧ１４ａにおいて、ＭｇドープＧａＮ層１１７が形成されていない領域の直下における電子の密度を低下させることなく、ＭｇドープＧａＮ層１１７が形成されている領域の直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
【００４５】
本実施の形態における半導体装置においては、ゲート電極３１の直下には、ｐ型となるＭｇドープＧａＮ層１１７が形成されており、ゲート電極３１を除く領域には、誘電体層２１は形成されているものの、ｐ型となる領域は形成されていない。よって、より一層ゲート電極３１の直下における２ＤＥＧ１４ａの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
【００４６】
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図８〜図９に基づき説明する。
【００４７】
最初に、図８（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されている。
【００４８】
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００４９】
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
【００５０】
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
【００５１】
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
【００５２】
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
【００５３】
次に、図８（ｂ）に示すように、電子供給層１５の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、電子供給層１５の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
【００５４】
次に、図８（ｃ）に示すように、誘電体層２１の開口部２１ａにおいて電子供給層１５が露出している領域上に、ＭｇドープＧａＮ層１１７を形成する。具体的には、ＭｇドープＧａＮ層１１７は、ＭＯＶＰＥによりエピタキシャル成長により選択的に形成されるため、誘電体層２１の開口部２１ａが形成されている電子供給層１５が露出している領域上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、電子供給層１５が露出している領域上においてのみＭｇドープＧａＮ層１１７を形成することができる。尚、ＭｇドープＧａＮ層１１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
【００５５】
この後、窒素雰囲気中で熱処理を行なうことにより、ＭｇドープＧａＮ層１１７の内部の水素を脱離させ、ＭｇドープＧａＮ層１１７を活性化させてｐ型にする。ＭｇドープＧａＮ層１１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よく、より多くの水素を脱離させることができる。尚、ＭｇドープＧａＮ層１１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態においては、ＭｇドープＧａＮ層１１７は、膜厚が約５０ｎｍとなるように形成されている。
【００５６】
次に、図９に示すように、ＭｇドープＧａＮ層１１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
【００５７】
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、ＭｇドープＧａＮ層１１７は活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域におおいて、２ＧＥＤ１４ａにおける電子を消失させることができ、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。また、ゲート電極３１の直下を除く領域には、ＭｇドープＧａＮ層１１７は形成されていないため、この領域の直下においては２ＤＥＧ１４ａの電子が減少することはないため、オン抵抗が増加することはない。本実施の形態における半導体装置においては、ゲート電極３１の直下において、ｐ型となるＭｇドープＧａＮ層１１７が形成されている領域が形成されている。よって、ｐ型となるＭｇドープＧａＮ層１１７が形成されていない領域の境界は明確であり、製造される半導体装置の均一性が高く、また、歩留りも高い。
【００５８】
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図８（ｃ）に示すものを作製した後、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
【００５９】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６０】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００６１】
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１０に基づき説明する。尚、図１０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
【００６２】
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態における半導体装置に相当するものである。
【００６３】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極３３と接続されている。
【００６４】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００６５】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
【００６６】
最初に、図１１に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１１に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１１に示す例では３つ）４６８を備えている。図１１に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００６７】
次に、図１２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１２に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１２に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００６８】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００６９】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記４）
前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）
前記ｐ型の不純物元素は、Ｍｇであることを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記第２の半導体層または前記半導体キャップ層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された半導体キャップ層と、
前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
（付記１０）
前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記半導体キャップ層において、前記高抵抗領域における水素の濃度は、前記ｐ型領域における水素の濃度よりも高いことを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層、前記第２の半導体層、前記半導体キャップ層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記９から１１のいずれかに記載の半導体装置。
（付記１３）
前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする付記９から１２のいずれかに記載の半導体装置。
（付記１４）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第２の半導体層の上において、前記第３の半導体層が形成されている領域を除く領域に形成された誘電体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、ｐ型であることを特徴とする半導体装置。
（付記１５）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記誘電体層は、ＳｉＯ２またはＳｉＮを含む材料により形成されていることを特徴とする付記９から１５のいずれかに記載の半導体装置。
（付記１７）
前記ｐ型不純物元素は、Ｍｇであることを特徴とする付記９から１６のいずれかに記載の半導体装置。
（付記１８）
前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記９から１７のいずれかに記載の半導体装置。
（付記１９）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００７０】
１１ 基板
１２ 第１のバッファ層
１３ 第２のバッファ層
１４ 電子走行層（第１の半導体層）
１４ａ ２ＤＥＧ
１５ 電子供給層（第２の半導体層）
１６ 下部ＭｇドープＧａＮ層（半導体キャップ層）
１６ａ ｐ−ＧａＮ領域（ｐ型領域）
１６ｂ 高抵抗領域
１７ 上部ＭｇドープＧａＮ層（第３の半導体層）
２１ 誘電体層
２１ａ 開口部
２２ 絶縁膜
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
【特許請求の範囲】
【請求項１】
基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された半導体キャップ層と、
前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
【請求項８】
前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項７から９のいずれかに記載の半導体装置。
【請求項１１】
請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
【請求項１２】
請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【請求項１】
基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された半導体キャップ層と、
前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
【請求項８】
前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項７から９のいずれかに記載の半導体装置。
【請求項１１】
請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
【請求項１２】
請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−７４２０９（Ｐ２０１３−７４２０９Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１３４７１（Ｐ２０１１−２１３４７１）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]