【課題】簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整する。
【解決手段】相補型トランジスタの第１導電型のトランジスタ（１６２）の閾値電圧を変化させる第１の調整用金属を第１導電型のトランジスタ（１６２）および第２導電型のトランジスタ（１６０）に同時に添加し、第２導電型のトランジスタ（１６０）のメタルゲート電極（１１０ａ）上から第１の調整用金属の拡散を抑制する拡散抑制元素を添加する。 （もっと読む）

【課題】トランジスタ特性を向上させる。
【解決手段】ＳＴＩ１０９と、ＳＴＩ１０９によって互いに分離されたｐ型ウェル１０２及びｎ型ウェル１０３と、ｐ型ウェル１０２及びｎ型ウェル１０３上に形成されたＳｉＧｅ膜１０８とを有するＳｉ基板１０１を用意する工程と、ｎ型ウェル１０３上に位置するＳｉＧｅ膜１０８をＳｉＯ_２膜１１６で被覆する工程と、ＳｉＯ_２膜１１６をマスクとして酸化処理を行うことによりｐ型ウェル１０２上に形成されたＳｉＧｅ膜１０８を酸化し、Ｓｉ_ｘＧｅ_ｙＯ_ｚ膜１１７を形成する工程（（ｃ））と、Ｓｉ_ｘＧｅ_ｙＯ_ｚ膜１１７を除去する工程（（ｄ））と、を行い、半導体装置を製造する。 （もっと読む）

【課題】チャネル領域に歪みを印加することによりデバイス特性を改善した半導体装置を提供すること。
【解決手段】第一半導体からなる半導体基板１と、半導体基板１上に形成されたゲート絶縁膜２と、ゲート絶縁膜２上に形成されたゲート電極３と、ゲート絶縁膜２を介したゲート電極３下のチャネル領域４と、チャネル領域４に隣接する不純物原子が注入されたソース／ドレイン拡散層領域５，６と、を有し、ソース／ドレイン拡散層領域５，６に第一半導体と格子定数の異なる第二半導体の結晶からなる一軸歪み誘発層７を含み、一軸歪み誘発層７の底部と半導体基板１との界面で格子不整合が起こっており、一軸歪み誘発層７を形成した際に生じる半導体基板１との格子整合に起因する歪みが緩和している。 （もっと読む）

【課題】 フィン電界効果トランジスタ（FinFET）とその形成方法を提供する。
【解決手段】 半導体基板、前記半導体基板上の絶縁領域、及び前記半導体基板上に位置し、前記絶縁領域間の間隙に少なくとも一部を有し、第１III-V族化合物半導体材料を含むエピタキシー領域を含み、前記エピタキシー領域は、そこと前記半導体基板が第１格子不整合を有する下部分、及び前記下部分上に位置し、そこと前記半導体基板が前記第１格子不整合と異なる第２格子不整合を有する上部分を更に含む集積回路構造。 （もっと読む）

【課題】構造が複雑なフィールドプレート構造を用いずに、ゲート電極端での電界集中を緩和することができる半導体素子を提供する。
【解決手段】ＭＯＳＦＥＴ１０は、基板上にバッファ層を介して形成されたｐ−ＧａＮ層１４と、ゲート絶縁膜１５と、ゲート電極２０と、ソース電極と、ドレイン電極１７とを有する。ゲート電極２０は、ゲート電圧を印加するための電極で、ドーパントが高濃度にドーピングされたポリシリコンを用いた第１の領域（ゲート電極１）２１と、高抵抗のポリシリコンを用いた第２の領域（ゲート電極２）２２とを有する。両ゲート電極２１、２２間に抵抗勾配部２３がある。第２の領域２２では緩やかに電位が変化する電位勾配３０ができる。これにより、ゲート電極端３１において、電圧の微分である電界がピーク３２で示すように小さくなり、ゲート電極端３１での電界集中を緩和することができる。 （もっと読む）

【課題】Ｇｅを含むチャネル形成領域を有する電界効果トランジスタにおいて、基板リーク電流を低減する。
【解決手段】半導体装置１５０は、Ｇｅを含む第１導電型の第１の半導体領域１０１と、第１の半導体領域１０１上にゲート絶縁膜１２１を介して形成されたゲート電極１２２と、第１の半導体領域１０１におけるゲート電極１２２の両側方に形成された第２導電型の拡散領域１０７と、第１の半導体領域１０１と拡散領域１０７との間に形成された第１導電型の第２の半導体領域１０８とを備える。第２の半導体領域１０８は、第１の半導体領域１０１におけるゲート電極１２２下方のチャネル形成領域よりも高い濃度のＳｉを含有する。 （もっと読む）

【課題】 金属酸化物半導体（MOS）トランジスタとその形成方法を提供する。
【解決手段】 多重ゲートトランジスタは、基板、第１半導体材料で形成された中央フィン、及び中央フィンの対向側壁上の第１部分と第２部分を含み、第１半導体材料とは異なる第２半導体材料を包含する半導体層を含む基板上の半導体フィン、この半導体フィンの側壁の周囲を包むゲート電極、及び半導体フィンの対向端のソース領域とドレイン領域を含み、中央フィンと半導体層の各々は、ソース領域からドレイン領域に延伸する。 （もっと読む）

【課題】オン抵抗が低く耐圧が高い電界効果トランジスタを提供すること。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された高抵抗層又は下地層と、前記高抵抗層又は下地層上に形成された、炭素を含有するキャリア濃度制御層と、前記キャリア濃度制御層上に形成されたキャリア走行層と、前記キャリア走行層上に形成された、前記キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層と、前記キャリア供給層から所定の深さに到るまで形成されたリセス部と、前記キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記キャリア供給層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備える。 （もっと読む）

【課題】低いオン抵抗と高い耐圧性とを有する電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法を提供する。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板１０１と、前記基板上に形成された高抵抗層１０３と、前記高抵抗層上に形成された、炭素濃度が１×１０^１８ｃｍ^−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であるチャネル層１０４を含む半導体動作層１０６と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部１０７と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極１０８およびドレイン電極１０９と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜１１０と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極１１１と、を備える。 （もっと読む）

【課題】 金属酸化膜半導体電界効果トランジスタ内にデバイス性能を改善するゲート構造体を提供する。
【解決手段】 基板のｐ型デバイス領域の上にＧｅ含有層を形成することを含む、半導体デバイスを形成する方法が提供される。その後、基板の第２の部分内に第１の誘電体層が形成され、基板の第２の部分内の第１の誘電層及び基板の第１の部分の上を覆うように、第２の誘電体層が形成される。次に、基板のｐ型デバイス領域及びｎ型デバイス領域の上にゲート構造体を形成することができ、ｎ型デバイス領域へのゲート構造体は希土類金属を含む。 （もっと読む）

【課題】大電流を安定して継続的に流すことができる電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。電界効果トランジスタ１０では、パッシベーション膜２０を構成する二酸化シリコンの膜質が、ゲート酸化膜１４を構成する二酸化シリコンの膜質よりも密度が粗である。 （もっと読む）

【課題】耐電圧を高めて、大電流を安定して継続的に流すことができる電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１１の表面領域に形成されたソース１６ｓ及びドレイン１６ｄと、半導体活性層１１上にゲート酸化膜１２を介して形成されたゲート電極１３とを備える。電界効果トランジスタ１０は、ゲート電極１３とドレイン１６ｄとの間の半導体活性層１１内に形成された電界緩和層２０を有する。電界緩和層２０は、正の電荷が生じる第１の層２１と負の電荷が生じる第２の層２２とが、膜厚方向に交互に配置される積層構造を有する。 （もっと読む）

低いゲートリークを有する例えばＧａＮトランジスタなどのＭＩＳＦＥＴが提供される。一実施形態において、ゲートコンタクトの下且つバリア層の上に、補償型のＧａＮ層を有することで、ゲートリークが低減される。他の一実施形態において、ゲートコンタクトの下且つバリア層の上に半絶縁性の層を用いることによって、ゲートリークが低減される。
（もっと読む）

【課題】 ノーマリーオフ動作、高耐圧、大電流を実現する電界効果トランジスタを提供する。
【解決手段】 電界効果トランジスタの下面または上面にボディ電極８を設ける。下面にボディ電極８を設ける場合、ｐ型Ｓｉ基板２上にＡｌＮ層３１およびＧａＮ層３２の繰り返しによるバッファ層３を介してｐ−ＧａＮ層４を設け、バッファ層３の最上層のＡｌＮ層３１を薄くし、ｐ型Ｓｉ基板の下面にボディ電極８を形成する。上面にボディ電極８を設ける場合、サファイア基板２１上にｐ−ＧａＮ層４を設け、ソース電極５およびドレイン電極６下の部分にＡｌＧａＮ層１３を設け、ＡｌＧａＮ層１３上にボディ電極８を設ける。アバランシェにより生じる正孔２０をボディ電極８より引き抜く。 （もっと読む）

【課題】コスト増や大型化を招くことなく、耐圧特性に優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体層１３と、半導体層１３上のゲート電極１５、ソース電極１６ｓおよびドレイン領域１６ｄと、を備えたＭＯＳＦＥＴ１は、半導体層１３中であってこの半導体層１３の上面および下面それぞれから離間する中間領域に所定の導電性を備えたドーパント（例えばシリコン（Ｓｉ））を含む縦方向電界緩和領域１９を備えている。 （もっと読む）

【課題】ＳｉＧｅのチャネルを有する半導体装置の高性能化及び高信頼化をはかる。
【解決手段】シリコンを主成分とする半導体基板１０１の一主面に設けられ、素子分離絶縁膜１０２によって区画された素子形成領域１０３と、チャネル領域となるＳｉ及びＧｅを主成分とし素子形成領域１０３上に設けられた半導体膜１０４と、半導体膜１０４上にゲート絶縁膜１０５を介して設けられたゲート電極１０６と、チャネル領域を挟んで半導体膜１０４及び基板１０１に形成されＳ／Ｄ領域１１０と、ゲート電極１０６の両側面に設けられた側壁絶縁膜１０９と、Ｓ／Ｄ領域１１０上の側壁絶縁膜１０９で区画されたＳ／Ｄコンタクト領域上に半導体膜１０４と金属との反応により形成され、且つＳ／Ｄコンタクト領域以外の半導体膜１０４よりも薄い膜厚に形成された金属化合物膜１１１とを備えた。 （もっと読む）

【課題】低オン抵抗・高耐圧で動作可能なＧａＮ系化合物半導体デバイスを提供する。
【解決手段】基板上に形成されたバッファ層、チャネル層と、前記チャネル層上に形成され、ドリフト層と、前記ドリフト層上に配置されたソース電極およびドレイン電極と、ドリフト層に形成されたリセス部の内表面および前記ドリフト層の表面に形成された絶縁膜と、前記絶縁膜上に形成されたフィールドプレート部を有するゲート電極とを備えたＧａＮ系電界効果トランジスタにおいて、前記ドリフト層は、前記リセス部と前記ドレイン電極との間に、シートキャリア密度が５×１０^１３ｃｍ^−２以上、１×１０^１４ｃｍ^−２以下のｎ型ＧａＮ系化合物半導体からなる電界緩和領域を有し、前記ドリフト層の前記電界緩和領域上に形成された前記絶縁膜の厚さが３００ｎｍ以上であることを特徴とする。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 （もっと読む）

平行伝導を改善する量子井戸デバイスを提供する方法及び装置の実施形態が主に記載される。その他の実施形態についても、記載及び特許請求される。 （もっと読む）

【課題】高い電流駆動力を有するｎ型半導体素子を提供する。
【解決手段】第１の主面を有し、ＩＩＩ族の不純物を含み、１．２＜Ｎ＜１０を満たすＮを用いて（１１Ｎ）面と表される、ないしはそれと結晶学的に等価な第１の面方位のみを前記第１の主面に有する、シリコンとゲルマニウムとの混晶層と、前記第１の主面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記混晶層の［１１０］方向ないしそれと結晶学的に等価な方向に、前記ゲート電極を挟む様に形成され、Ｖ族の不純物を含む半導体よりなるソース・ドレイン領域と、を有し、前記混晶層は面内方向に圧縮歪みが印加されていることを特徴とする。 （もっと読む）